• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 226 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F5419A：MSP430F5419A I2C 毛刺/尖峰问题

admin
Guru**** 2535050 points
Other Parts Discussed in Thread: MSP-EXP430F5529LP, MSP430F5419A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/891974/msp430f5419a-msp430f5419a-i2c-glitch-spike-issue

器件型号：MSP430F5419A
主题中讨论的其他器件：MSP-EXP430F5529LP、

您好！

您能就以下干扰提供建议吗？

问题1. 这是部件的已知现象吗？

问题2. 您是否认为这种干扰在任何情况下都是有害的，会导致通信错误？  我的客户担心干扰形式或时间变化。

 

我的客户使用其中一个 USCI 作为380kHz 的 I2C 主设备。

当 SCL 下降为一个启动条件时、它们在 SDA 上发现一个毛刺脉冲。

下面提供了一个示波器屏幕。 CH1 (上部)= SCL、Ch2 (下部)= SDA。

请在 SCL 的第一个下降边沿之后的 Ch2 = SDA 上找出毛刺脉冲。

我发现一个线程与这种现象非常接近：

https://e2e.ti.com/support/microcontrollers/msp430/f/166/t/237128

  • 0
    TI__Guru**** 2535050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

     MSP430F5419A 器件勘误表(修订版 AB)中列出了该器件的已知故障。 似乎与您的问题无关。

    请参阅  MSP430F543xA、MSP430F541xA 混合信号微控制器数据表(修订版 F)的第5.35节 USCI (I2C 模式)中的时序参数、尤其是 TSP 的时序参数

  • 0
    TI__Guru**** 2535050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Wei、

    感谢您的回答。

    在没有从器件的 MSP-EXP430F5529LP 上、我可能会重复。

     

    我是否可以让您同意这种现象来自 MSP430F5xx、并建议它是否会对通信结果造成损害？

     

    让我分享我的过程：

    • 构建随附的 C 代码。 MSP430F55xx_UCS_10与 MSP430F55xx_uscib0_i2c_6组合在一起以执行390kHz I2C。
    • 将其编程到 MSP-EXP430F5529LP。
    • 将1k 欧姆的 I2C 上拉电阻连接到 P3.0和 P3.1并观察它们。

     

    C 源和示波器图：  

    /cfs-file/__key/communityserver-discussions-components-files/166/For_5F00_E2E.zip

  • 0
    TI__Guru**** 2535050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Wei、

    很抱歉、我没有回复您的帖子。 请让我来回答。

     

    >>>

    MSP430F5419A 器件勘误表(修订版 AB)中列出了该器件的已知故障。 似乎与您的问题无关。

    <<<<

    感谢您将该现象与勘误表进行比较。

    我知道，这对我们来说将是一个新现象。

    我的客户问题是、干扰的来源器件及其引发问题的风险。

    我的测试建议源器件是 MSP 器件、但我希望您同意这一点。

    我想向您询问引发通信错误的风险。

    只要捕获的图中包含干扰、由于 SCK 保持低电平、毛刺脉冲就不会产生有害影响。 我想让您检查 SCL/SDA 信号是否会发生很大变化以引起通信错误？

     

    >>>

    请参阅 MSP430F543xA、MSP430F541xA 混合信号微控制器数据表(修订版 F)的第5.35节 USCI (I2C 模式)中的时序参数、尤其是 TSP 的时序参数

    <<<<

    我很难理解 TSP 的含义。 我认为 TSP 用于输入。 我的测试结果表明、干扰是来自 MSP 器件的输出。

    请告诉我们、现在 TSP 是否有助于解释这一现象。

      

    ===

    问题3.

    您是否可以共享示例代码或寄存器设置、

    如果您的 labo 中不存在重复现象？

    如果干扰被良好的代码消除、那将是很好的。

     

  • 0
    TI__Guru**** 2535050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Wei、

    我们期待您的答复。

    感谢阅读。

  • 0
    TI__Guru**** 2535050 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在这里、我只想说、只要 SCL 为低电平、I2C 规范就允许主设备(或从设备)对 SDA 执行几乎任何所需的操作。 [参考规格(UM10204-R6)第3.1.3节。]

    它看起来很奇怪。 这可能是一件好事(正如 Jens-Michael 所建议的)。 但它不违反规范。 如果它影响从器件、则从器件不兼容。