此问题不限于与其连接的器件型号。 它适用于所有 MSP430器件。
这些器件的数据表中有一个标题为"数字 I/O "的部分、而在该部分中有描述端口引脚的最大输出电流与输出电压间关系的图形。 它们基本上显示了引脚产生的电压对应的电流量。 具体而言、这些图显示了引脚处于逻辑低电压信号和逻辑高电压信号时的曲线。 此外、数据表明确指出、逻辑低电压信号通常从 VSS 到 VSS + 0.25、 而逻辑高电压信号则从 Vcc - 0.25到 Vcc。
这些图形显示逻辑低电压状态下的电流为正、但它们显示逻辑高电压状态下的负电流。 在高电平状态下、这显然意味着电流在高电平状态期间流入端口。 这对我没有任何意义。
有人能向我解释这种矛盾吗?
这是 FR6989的这些图形的图像。 它们是直接针对数据表获取的。