[参考译文] MSP430I2021：有关外部电阻器容差和校准、不同时钟频率和唯一存储器标识符的问题

您好 Bart、

[报价用户="Bart"]我们正在使用 I2021进行原型设计，并有一些问题，[/quot]

非常感谢您的帖子。 原型设计很有趣！

[引用 user="Bart"]

我们将为振荡器使用外部电阻器。 数据表中建议的电阻器容差为0.1%、但实际上、我们可能会有一个值略有不同/容差更差的电阻器。 因此、我们需要校准频率并记住 CSRFCAL 寄存器值

[/报价]

你是对的。 kΩ 表中的表5-2建议在外部电阻模式下使用一个20k Ω、0.1%、±50ppm/°C 电阻器来实现 ROSC。

[引用 user="Bart">每个寄存器位的含义是什么？ 或者、如何校准频率(在+/-几个百分点范围内)？

我们假设我们可以测量 MLCK 频率(直接测量或其细分)并通过串行接口更改 CSREFCAL 中的值。

[/报价]

在外部电阻器模式下、我将从校准的 CSRFCAL 和 CSRTCAL 寄存器值以及所需的20kΩ Ω 电阻器开始。 检查精度。 不过、在执行任何操作之前、我会备份每个器件的整个信息存储器、因为这些默认校准因数是特定于器件的、并且在调试和编程期间易于擦除。

遗憾  的是、我不确定 CSRFCAL 和 CSRFCAL 寄存器中的每个位会影响什么。 数据表中的表6-18显示了它们分别是"时钟系统外部电阻器频率校准"和"时钟系统外部电阻器温度校准"寄存器。

我很喜欢您在测量 MCLK 输出时备份原始值并更改它们的想法。 我将从原始值开始、逐位递增/递减。 频率应与原始值接近、因此您希望不需要对其进行太多更改。

在进行这些更改时、我建议遵循 用户指南第4.2.4节中的应用用例。

[引用 user="Bart">由于不同的原因，我们更喜欢使用16MHz 而不是16384MHz 时钟。 这将产生1MHz 的 A/D 转换器时钟、而不是建议的1.024MHz。

2.转换器和整个器件的运行是否会受到负面和明显的影响？

[/报价]

是的、每个模块可能具有不同的最大输入时钟规格、但 CPU 肯定可以在16MHz 下运行。  请参阅本数据表中相应模块的规格。 用户指南中的第4.2.2节指出："如果在 DCO 旁路模式下需要 SD24功能、则应在 CLKIN 引脚上提供16.384MHz 时钟。 如果在旁路模式中的外部时钟频率不是16.384MHz、SD24模块不能可靠运行。" 和数据表中表5-5下的脚注1显示" DCO 旁路模式下的外部数字时钟频率必须为16.384MHz、SD24模块才能满足指定的性能。" 因此、当内部 DCO 不以16.384MHz 运行时、也会出现同样的情况。 在我看来、SD24 ADC 性能会受到影响、但我不能说什么指标或是否所有指标都会降低。 我会说对其进行测试、看看准确度是否仍然符合您的要求。

[引用 user="Bart"> MSP430i20xx 的主存储器中是否有有助于识别它们的标识符？ 如果是、在哪里/如何？

例如 、MSP430F148 在0x0ff0地址下具有0xf149。

[/报价]

这是一个有趣的问题。 我认为这一点在任何地方都没有记录。 但是、TLV 中可能有一些独特的值可用于标识此器件系列。 也许您可以在0x13DC 到0x13DD 上使用0xFE22。 我在 MSP430F148数据表中找不到要比较的 TLV 信息。

此致、

James

尊敬的 James：

感谢您的反馈、谢谢。 但是，我们需要对问题1作出一些更详细的答复。 和2. -您是否能够提供可用于相应校准器件的示例代码？ 根据您共享的用户指南和数据表参考、不清楚如何逐步执行校准。 示例代码和/或一些分步指南将非常有帮助。

此外、如果 使用16MHz 时钟、我们是否知道这在器件的长期运行中是否会产生任何(有害)影响？ 还是可以？

谢谢你。

此致、

BART