• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 647 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR5849：MSP 进入引脚输出与编程值不匹配的状态

admin
Guru**** 2382480 points
Other Parts Discussed in Thread: MSP430FR5849
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1160607/msp430fr5849-msp-gets-in-state-where-pin-output-doesn-t-match-the-programmed-value

器件型号：MSP430FR5849

我们将在定制电路板设计中使用 MSP430FR5849。  在此设计 中、端口3引脚7用于开关电路板上的电源(LM73606RNPT 降压开关稳压器的 EN 线)。  该线路具有一个外部10千欧的下拉电阻器。

我们注意到、在软件生成 BOR 来重置电路板后、电路板未能以适当的电流消耗加电。  事实证明、这是因为端口3引脚7控制的电源未启用。  我们发现、在电路板进入该状态之前、我们可以以大约1Hz 的速率打开和关闭外部电源、从而可靠地重现这种情况。

进入此状态后、我们已验证端口3引脚7上的电压为0伏。  但我们还让软件读取端口寄存器设置并将其打印到调试 UART、并确认端口配置为输出高电平。  配置为：

P3SEL0 = 0b0xxxxxxx

P3SEL1 = 0b0xxxxxxx

P3DIR = 0b1xxxxxxx

P3OUT = 0b1xxxxxxx

对于 MSP430如何进入一个奇怪的状态、在这个状态中、被配置为输出高电平的端口引脚将产生一个低输出、您有什么建议吗？

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    是否在 BOR 之后清除 PM5CTL0.LOCKLPM5？ 根据数据表、该位将在 BOR 之后置位、必须由软件清零。  

    从用户指南的2.4.3中(注意红色框中的规格)：

    从用户指南的前言：

    希望这是正确的解决方法。 如果仍有问题、请回帖。

    此致、

    Evan

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、我的引导代码确实清除了该位。

    我不认为这是软件逻辑问题、或者问题会一直发生。

    肯特

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    肯特、您好！

    感谢您的更新。 我有几个后续问题：

    1. 其他引脚是否正常工作？
    2. 是引脚被驱动为低电平还是高阻态 您可以通过触摸连接到 Vcc 至引脚的电阻器(~10kohm)进行检查：引脚是否保持0V 或现在是 VCC 的引脚。 这将告诉您引脚分别是驱动低阻抗还是高阻抗。
    3. 您提到这个问题并不是一直发生的。 您是否有可靠的方法来重现此问题？

    此致、

    Evan

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Evan、

    关于第3个问题、我在另一个地点与一个团队合作。  在这个其他位置的工程师似乎能够很快地重现此问题。  我在我的设置中有时看到了这个问题、但我似乎更难重现这个问题。 另一个位置的工程师说、他们可以通过以大约1Hz 的速率打开和关闭电路板的电源来重现此问题、直到问题发生、通常在20至30个电源周期内。  这样的循环通电已被发现是重现问题的一种方法、但我们也看到了这种情况的发生、而不必执行此操作。

    关于#2、由于我难以按意愿重现问题、我已要求远程团队检查针脚是否为低阻态或高阻态  我还没有得到答复。

    关于#1、我无法肯定所有其他引脚正常工作、因为这发生在系统完全启动并阻止系统完全启动之前。  但到那时为止使用的其他引脚似乎都运行良好。

    肯特

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    肯特、您好！

    如果您有可重现的测试用例、则调试该示例将会更快。 因此、希望其他团队可以分享他们的设置/技巧、以便快速且可重复地引发此问题。

    我认为下一步应该是创建一个基线示例、其中您的应用程序将执行最低限度的操作来初始化您的系统。 基本而言、它应该做的就是配置器件并设置 P3.7。 现在的问题是：您能否通过下电上电使这个基线应用表现出相同的"卡销"行为？

    如果您能够在基线设置中重现卡针问题、请分享该代码、以便我可以尝试在我的末尾复制该代码  

    如果基线示例未重现此问题、我将返回到您的主应用程序并开始删除功能、直到您基本上重新创建了基线示例。 在此过程中的每一步、测试应用程序以查看是否发生卡针问题。 这将有助于确定其他哪些方面需要查找潜在问题。

    总体而言、这种行为似乎仍然与 LOCKLPM5相关。 是否可以采取额外的预防措施来确保清除此位？  复位后、您的应用程序会执行什么操作来初始化器件？ 您能否尝试在该过程中尽早清除 LOCKLPM5？

    我有兴趣听取您的调查结果。

    此致、

    Evan

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Evan、

    我们似乎对此 MSP 引脚没有任何问题。  另一个能够重现 Xilinx SoC 未通电问题的团队告诉我、当软件将该引脚编程为高电平时、该引脚为0v。 但这显然是不正确的。 我不知道他们是否意外探测到错误的引脚或发生了什么。 无论如何、当它们在该状态下再次检查时、该引脚输出的3.3V 电压就像预期的那样正常。  因此、我相信我们可能会遇到 PMIC 芯片的问题、该 MSP 引脚将驱动复位线路。 此时、我将考虑关闭 MSP 的问题、除非新信息指向我的另一个方向。  很抱歉耽误了你的时间。  感谢您努力帮助我们解决这个问题。

    此致、

    肯特

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    肯特

    完全不用担心。 很高兴听到您能够指出问题所在。 如果您遇到 MSP 的任何其他问题、请发帖回帖。

    此致、

    Evan