• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 427 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F5338：GIPO 引脚突然从高电平变为低电平时对相邻引脚的影响

admin
Guru**** 2502205 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/941420/msp430f5338-the-effect-on-the-adjacent-pins-when-the-gipo-pin-suddenly-changes-from-high-to-low

器件型号：MSP430F5338

各位专家、您好！

请告诉我 MSP430的 GPIO。

Q1：如果 P3.0突然从高电平变为低电平、P3.1是否可能受到内部电路的影响、从而改变引脚的状态？

我的客户目前具有以下电路配置：带有附加软件 PCB 的 CPU PCB。安装电容器以降低噪声。

当 S6连接到 P3.0时、P3.1会暂时降低。 下图显示了问题发生时的波形、以及正常情况下的波形。

但是、当 S3设置为 ON 时、波形为"正常"。
即使 C1、2和3被删除并且 S6被打开、波形也是"正常"。


我怀疑"SW PCB"侧的布局、但我想确认对 MSP430侧的影响。
如果不是 MSP430的影响、请告诉我问题的其他可能原因。

此致、
还不错

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、右侧、  

    您是否在 P3.0 - P3.2上启用和设置内部上拉电阻器？

    P3REN |= BIT0 + BIT1 + BIT2；

    P3OUT |= BIT0 + BIT1 + BIT2；

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aaron Barrera、您好！

    我不知道客户的寄存器设置、我假设他们可能不使用内部上拉寄存器、但我会与他们联系。

    根据内部上拉寄存器的存在或不存在、您的观点有何不同？

    此致、
    还不错

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    对于降噪、100nF 似乎有点大。 尤其是、将它们与这些开关短接会在不同位置产生大电流尖峰。

    所有这些接地符号都涉及许多问题。 对于这些电流尖峰、细节将很重要。

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    "SW PCB"侧的布局可能存在问题、但我想确认对 MSP430侧的影响。
    如果这不是 MSP430的影响、如果您能告诉我问题的其他可能原因、我将不胜感激。"


    我首先要检查的是测量工具。 特别是、示波器探头或分析仪的接地不良
    很容易产生这样的伪迹。  调整上拉电阻(或添加一个)并查看再充电斜率是否发生变化。
    测试是否可以对其他引脚组合产生影响。

    如果没有上拉、那么"难怪"。  端口引脚可能会悬空为高电平、但它们并不是真正的高电平、并且是杂散的
    电噪声可能会影响它们。  电容器很大、因此每次按下按钮时都会向地面倾卸大量电流。


    MSP430上的端口是稳定的、这个运行方式在其它安装上不可见。

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、右侧、  

    如 Bryce 所述、使输入引脚悬空会使其易受寄生电压的影响、即当 P3.0被开关置为低电平时、P3.1变为低电平。 请与客户确认他们是否正在启用 P3.0 - P3.2上的上拉电阻器。

    如果上拉电阻不是问题的根本原因、我们可以研究电路板的电容和布局。

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、

    感谢大家的回答和建议。

    我目前正在与客户核实内部上拉电阻、但没有回复。
    如果内部上拉阻力不是问题的原因、我们将根据您的意见进行调查。
    如果我们仍然无法确定原因、我们将再次发布该问题。

    此致、
    还不错

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aaron Barrera、您好！

    它们使用内部上拉电阻器。
     →GPIO_setAsInputPinWithPullUpResistor (GPIO_PORT_P3、GPIO_PIN0 + GPIO_PIN1 + GPIO_PIN2)；

    此外、作为附加信息、如果在 C1~C6断开的情况下打开 SW6、则波形变为"正常"。

    问题二：你能告诉我，如果你对这种现象的机制有可能的看法吗？
    例如、如 David Schultz36所述、由于电容过大、因此通过开关将其短接会导致电流尖峰。
    或者、由于 SW PCB 上的接地布线不良、影响相邻引脚等

    问题3：我想请他们参考2.2 PCB 设计和 MSP430系统级 ESD 布局注意 事项(修订版 A)以进行布局改进。
    您能否向我提供任何其他参考资料？

    此致、
    还不错

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、右侧、

    我运行了一个快速实验、在 P3.0-P3.2上没有使用电容器和0.1uF 电容器时测量输入。 在没有电容器的情况下、当按下 P3.0开关时、P3.1中的电压确实会轻微下降0.5V、但不会下降到0V、如图"出现问题时"所示。 当放置0.1 μ F 电容器时、我"正常"了。 这是 MSP 侧的预期行为、因此我预计问题出在 PCB 侧或系统实现。

    由于您说在 S4-S6被置为有效而 S1-S3未被置为有效时会发生问题、我怀疑问题是 SW PCB 上的机箱接地或 PCB 之间连接器的距离。 机箱接地也可能是有噪声的接地、如果 SW PCB 上的接地不是最佳接地、或者电流环路涉及到一根导线、较大的环路电感可能会导致噪声耦合或电压/电流尖峰、尤其是当开关的信号布线彼此接近时。 为了确认接地、您可以做的一件事是测量 CPU PCB 和 SW PCB 上的机箱接地之间是否存在电压差。 您还可以将电容器增加到>1uF 以查看是否会降低电压尖峰。  

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aaron Barrera、您好！

    感谢您的友好支持。
    我目前无法获得 F5338、因此您的验证非常有用。

    我知道这不是 MSP430方面的预期行为。
    我们将研究 SW PCB 侧、包括 CPU PCB 和 SW PCB 的机箱接地之间的电压差、以及它在电容值较大时的行为方式。

    如果出现另一个问题、我们希望打开一个新线程。

    此致、
    还不错