[参考译文] MSP-FET：随机不需要的硬件断点

您好、Archie、

在 CCS 中、转到"View"->"breakpoints"。 从这里、应列出所有断点。 取消选中该选项后、应将其删除。 如果未列出、请尝试删除所有断点并重新运行程序。 (此窗口右角的符号将具有"删除所有断点"按钮、其顶部看起来是2 X。)

此致、

Luke

Luke、

感谢您的回复。
我已经尝试删除所有断点。
我使用的是 DRV8842EVM。
今天、我注意到、除非我插入 USB UART、否则不会发生这种情况。
我将查找中断冲突、但不确定要查找什么。

此致、
阿尔基·A.

您能否详细解释一下出现的 ISR 断点。 当您使用 GUI 并通过 此 EVM 上的用户指南运行应用程序时、这是否会导致中断？ 还是仅当您在 CCS 上运行代码时才运行？

此致、

Luke

您好、Luke、

你好。 CX 刚刚回答：

我没有运行 GUI 固件。
我在 CSS 上运行自己的固件。
我无法知道我是否与 CSS 中断。

我正在使用 printf 连接到 CSS 控制台。
我在一个且唯一的 ISR 处获得随机断点。

printf 是否存在已知问题？

此外、有时它在断点前运行几分钟。
此 ISR 以1920Hz 的频率运行、因此非常随机。

谢谢你。

73、
阿尔基·A.

您好、Archie、

printf 没有什么问题、除了需要花费时间和增加堆大小之外。 查看 DRV8842EVM 中提供的代码示例、可以看到 TimerA 模块似乎用作超时。

当它们删除 printf()时，是否仍会出现此断点？  

他们能否向我发送 ISR 的代码片段并提供 ISR 应触发的上下文(如果该 EVM 的示例代码中不是 timerA0 ISR)？

此致、

Luke

Luke、

感谢您的指导、CX 回答：

1.我没有运行此 EVM 的示例代码。
2.未使用 TimerA。
3.我没有启用任何断点
4.当我移除 printf 时、不会发生不需要的断点
5. ISR 在比较中断上以1920Hz 的速率发生。
6.断点随机发生(秒到分钟)。

这是我的启动 TimerB 配置、所有其他计时器寄存器都是默认值。
//针对1920Hz PWM 配置计时器 B (DRV8842EVM)
TBCTL = 0x01D2；// ACLK /8、上行模式、启用 TBIFG 中断
_bis_SR_register (GIE)；//启用不可屏蔽中断

TBCCTL0 = 0x0000；//周期值模式、CCIFG0中断被禁用
TBCCR0 = PWM_PERIOD；// TimerB 周期值

TBCCTL1 = 0x0010；//无输出、CCIFG1中断被启用
TBCCR1 = PWM_PERIOD - 16；//这是 CCIFG1中断发生的地方以设置输出

以寻求您的帮助。 谢谢你。

此致、
阿尔基·A.