[参考译文] MSP430F6726：FLL 规格

用户指南的第5.2.8节指出：

调制器混合了两个 DCO 频率 fDCO 和 fDCO+1、以在 fDCO 和 fDCO+1之间产生中间有效频率[…] 该调制器将 fDCO 和 fDCO+1混合了32个 DCOCLK 时钟周期、并通过 MOD 位进行配置。 当 MOD =｛0｝时、调制器关闭。

调制器混合公式为：

T =(32–MOD)×tDCO + MOD×tDCO+1

因此、当查看平均频率时、一个 MOD 阶跃是一个 DCO 阶跃的32分之一。

第5.2.7节规定：

FLL 持续对频率积分器进行递增或递减计数。 驱动 DCO 的频率积分器的输出可以在 UCSCTL0、UCSCTL1 (MOD 和 DCO 位)中读取。 频率 fFLLREFCLK/n (n = 1、2、4、8、12、 或16)或-1、频率为 fDCOCLK/[D×(N+1)]。

因此、该周期对于向上或向下校正是不同的。
例如、当您告诉 FLL 您希望 DCOCLK 频率是 FLLREFCLK 频率的31倍时、FLL 将计算在两个连续 FLLREFCLK 周期之间发生的 DCOCLK 周期数。 如果在下一个 FLLREFCLK 周期计数器的值低于31、那么 DCO 运行速度太慢、FLL 校正。 如果计数器超过31 (在下一个 FLLREFCLK 周期之前发生)、那么 DCO 的运行速度太快、FLL 将校正。