[参考译文] 器件选择帮助

感谢您的意见。

我无法理解数据表：它们指定 UART 和 SPI 主设备的最大通信速度、但不指定 SPI 从设备的最大通信速度。 我需要 SPI 从器件。 假设 MCU 的时钟频率最大为16MHz、则支持的最大 SPI 从器件输入时钟是多少？

如果我理解正确、请参阅表5-18。 eUSCI (SPI 受控模式)开关特性给出了以下计算：fUCxCLK = 1/2tLO/HI、其中 tLO/HI≥max (tVALID、MO (主器件)+ Tsu、SI (eUSCI)、Tsu、MI (主器件)+ tVALID、SO (eUSCI))。 这似乎没有道理，因为当我插入这些值时，max (6ns+20ns、35ns+42ns)我得到~12.9MHz --这对我来说是没有意义的，因为在 SPI 从器件时，我所见的每个 MCU 始终具有较慢的 SPI 功能。 也许我犯了个错误？

感谢您的任何帮助。

只要 SPI 从器件能够实现10MHz、这些器件似乎满足其他要求。

当(e) USCI 模块处于 SPI 受控模式时、唯一的区别是锁由引脚提供、而不是由内部信号提供。 因此、它的运行方式应该与主控模式类似、时序仅受模拟属性(如数据表中指定)的限制。 12.9 MHz 的声音是合理的。

实际上、限制可能不是频率、而是 SPI 主器件的设置/保持时间。

另一个可能更为严格的限制可能是从器件处理数据的能力。 这是吞吐量、而不是比特率。

这两个器件都没有 DMA。 在10MHz 时、从器件(16MHz 时)只有大约13个 CPU 时钟(很少)来处理每个字节。 如果您的事务长度超过1-2字节、并且没有字节间延迟、则从器件将会过载/欠载。

F5系列中有一些具有 DMA 的小尺寸器件(我使用过 MSP430F5172、但也有其他器件)。 它们还能够实现25MHz (CPU)。

[引用用户="Bruce McKenney47378">另一个可能更严格的限制可能是从器件处理数据的能力。 这是吞吐量、而不是比特率。

这两个器件都没有 DMA。 在10MHz 时、从器件(16MHz 时)只有大约13个 CPU 时钟(很少)来处理每个字节。 如果您的事务长度超过1-2字节、并且没有字节间延迟、则从器件将会过载/欠载。

F5系列中有一些具有 DMA 的小尺寸器件(我使用过 MSP430F5172、但也有其他器件)。 它们还能够实现25MHz (CPU)。

[引用用户="Clemens Ladisch">当(e) USCI 模块处于 SPI 受控模式时、唯一的区别是锁由引脚提供、而不是由内部信号提供。 因此、它的运行方式应该与主控模式类似、时序仅受模拟属性(如数据表中指定)的限制。 12.9 MHz 的声音是合理的。

实际上、限制可能不是频率、而是 SPI 主器件的设置/保持时间。

[/报价]

感谢您将其清除。 现在、fUCxCLK 的计算引用 MO (主器件)和 MI (主器件)的原因更加有意义。