请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:MSP430G2553 我们将32引脚 VQFN 封装用于 MSP430G2553 IC。 我们的当前布局存在一些奇怪的问题。 我们认为 QFN 封装下的磁通残留会产生泄漏电流。 ("底层"图片)
这种布局是否适合您的任何人? 是否有人推荐硬件工程顾问、他可以与我一起查看我们的布局以帮助减少此问题?
底层:
L3层
L2层(接地层)
顶层
底层图片(移除 MSP IC)
顶层图片