• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 76 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR2433：在焊盘或微型焊盘下方没有通孔的 BGA 布局

admin
Guru**** 2553450 points
Other Parts Discussed in Thread: MSP430FR2433

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/869111/msp430fr2433-bga-layout-without-vias-under-pads-or-microvias

器件型号：MSP430FR2433

假设引脚仅用于标记功能或默认功能(无论哪里未标记)：是否会如下面的原理图所示在 MSP430FR2433上出现任何短路引脚问题？

下面是一个连接表：

引脚

短接至引脚

D2

C2

 

D3

D4

D5.

C3

C4

C5

B2.

B1

 

B3

答3.

 

B4

A4

 
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    什么是 VREG？ FR2433没有 CAP 引脚？ 它们在您的设计中意味着什么？

    如果一个驱动输出为高电平、另一个驱动输出为低电平、则会发生短路引脚。 但不确定当用作标记函数时会发生什么情况。  

    我的建议是、如果它不影响应用、您可以在线路中放置一个1k 电阻器。

    伊斯天

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、伊斯天、

    该原理图符号从 Altium 库中提取。 C4、C5、D5是 FR2433上的 DNC、但这不会反映在引脚标识符上。 我猜这是为该系列中的另一个器件创建的、并且标签未更新。

    以下是引脚的默认模式。 也许您可以帮助我更好地了解这些引脚的关断状态阻抗。 它们是否都看起来像禁用的 CMOS 输入、或者是否还有一些上拉/下拉电阻？

    引脚(YQW) 引脚(RGE) 功能 信号名称 引脚类型(I、O、P) 说明 默认模式(复位) 复位状态(BOR 之后)
    – 15. GPIO P2.4 I/O 通用 I/O (Rd) 关闭
    – 14. GPIO P3.1. I/O 通用 I/O (Rd) 关闭
    A1 8. GPIO P1.1 I/O 通用 I/O (Rd) 关闭
    答2. 10. GPIO P1.3 I/O 通用 I/O (Rd) 关闭
    答3. 11. GPIO P2.2 I/O 通用 I/O (Rd) 关闭
    B1 7. GPIO P1.0 I/O 通用 I/O (Rd) 关闭
    B2. 9. GPIO P1.2 I/O 通用 I/O (Rd) 关闭
    B3 6. GPIO P1.7 I/O 通用 I/O (2) (Rd) 关闭
    B4 16. GPIO P2.5 I/O 通用 I/O (Rd) 关闭
    B5 17. GPIO P2.6 I/O 通用 I/O (Rd) 关闭
    C2 4. GPIO P1.5 I/O 通用 I/O (2) (Rd) 关闭
    C3 5. GPIO P1.6. I/O 通用 I/O (2) (Rd) 关闭
    D1 3. GPIO P1.4 I/O 通用 I/O (2) (Rd) 关闭
    D2 2. 调试 测试 一 测试模式引脚–JTAG 引脚上选定的数字 I/O (Rd) 关闭
    E1. 1 系统 RST 一 低电平有效复位输入 (Rd) 关闭
    E3 22. GPIO P2.1 I/O 通用 I/O (Rd) 关闭
    E4 21. GPIO P2.0 I/O 通用 I/O (Rd) 关闭
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    请参阅数据表。 GPIO 的默认值是不带上拉或下拉电阻器的输入。 您可以将其视为 高阻抗。 GPIO 的电容为3pF、可用于 TEST 和 RST 引脚。 但请注意这两个调试引脚。

    伊斯天