[参考译文] CCS/MSP-FET：使用 MSP-FET 通过 TImerA 调试 MSP432项目会破坏单步执行代码的能力

您好！

在单步执行代码时、TimerA 时钟在后台运行。

为了避免出现您所看到的行为、您需要写入 SYSCTL 中的 SYS_PERIALT_CTL 寄存 器(有关详细信息、请参阅《技术参考手册》)。

使其正常工作的最简单方法是使用 CCS 中的内置功能。 当您处于调试会话中时、请执行以下步骤：

• Scripts -> MSP432 Debug Clock Control
• 冻结 TimerA 模块

您需要选择哪个 TimerA 模块、具体取决于您的目标代码。 例如、"Freeze_T16_0"会暂停 TimerA0模块。

谢谢、

Bob

这很好地解决了问题、谢谢！

我还看到它正在更改的寄存器、并在 main.c 顶部附近添加了一条语句、内容为：

SYSCTL->PERIHALT_CTL |= SYSCTL_PERIHALT_CTL_HALT_T16_0；

这可确保每次代码运行时都抑制这种情况。 它现在正在工作、但您是否认为这会在将来对我造成伤害？

此外、如果在不通过代码进行调试的情况下运行该 ISR、抑制该 ISR 是否会产生任何有害影响？  

谢谢、

只有当 CPU 暂停时、写入外设停止寄存器才会冻结模块。

因此、如果您不是通过代码进行调试、我想 CPU 将始终持续运行(除非您的代码使 CPU 暂停)。

确切地说、您不会抑制 ISR、您会暂停模块、因此 TimerA 不会在 CPU 暂停时继续运行。
这意味着、如果你单步执行的时间足够长、你最终将进入 ISR。

我发现了与 MSP-FET 相同的问题。 选中“禁用源步进”后，您可以看到“属性”->“调试”->“程序/内存”加载选项->“禁用中断”->“禁用源步进禁用”。 我想知道该设置对 MSP-FET 无效、而 XDS110有效。 XDS110没有此问题、但如果您取消检查 XDS110的此设置、XDS110将会导致相同的问题。

我找到了有关 MSP-FET 此问题的权变措施。 当步进时、清除 IRQn 的 NVIC 中断使能位、向 ICERn 寄存器写入1并执行1步、从而在 ISERn 寄存器中产生0。 要重新使能、请向 ISERn 寄存器写入1并执行1个步骤、从而在 ISERn 寄存器中产生1个步骤。 我附加了一个禁用 TA0的情况、IRQn=8。

您好 Lunatic911、
当您需要步进调试时、在步进调试的起始点设置一个断点、并查看 ISERn 中的中断使能位、重写 ICERn 中的所有位。 此时、所有中断都被禁用。 但会执行挂起的中断。 我认为您可以在 LaunchPad reV-C 或 B 板上安全地使用 XDS110仿真器。 请参阅 MSP-EXP432P401R UG slau597b、2.3.4使用具有不同目标的 XDS110-ET 调试探针。
此致、
山口和国