[参考译文] MSP432P401R：两个 SPI 连接

您好！

如 Dennis 所述、您可以将来自单个 MSP432P401R 器件的多个 SPI 从器件作为主器件运行。  然后、每个从器件都需要自己的 CS、片选引脚、该引脚来自 任何可用 的 GPIO。

作为您问题的一般回答、是的、它具有此功能。  如果您对如何实施有其他疑问、请随时咨询。

黄

是的、 Resource Explorer 中的 www.dev.ti.com 提供了一些示例。  MSP432示例可在 software->SIMPLELINK MSP432 SDK ->示例下找到。  这里 有一 个 来自该位置 的示例、它使用 MSP432作为使用单个 CS 的 SPI 主设备。  

CCSv7的"视图"选项卡下也提供了该资源浏览器。

感谢您的帮助、Dennis。  是的、Dennis 认为 BRW 寄存器(拆分为 br0和 BR1字节)是分频器值是对的。   有一个 BRW 宏定义 、因此不需要拆分为2个单独的值 BR1/br0。  UCSSEL 设置源时钟、然后位速率是源(BRCLK)除以 BRW 字。  数据表的第23.3.6节对此进行了说明。

Luke、

我不确定这是否是最佳方法；我确信这取决于您的特定系统。  似乎需要了解很多变量、是否会足够快地更改 SPI 的寄存器、以便以合理的方式捕获您正在为系统寻找的数据。

一些想法。

如果14位分辨率足够、您可以考虑使用内置 ADC 外设。 (我猜您已经考虑过这一点、需要更多解决方案？)

2.您可以测试此处提到的方法，查看您的结果，并通过测试确定它是否适用于您的应用程序。

我的建议：在 MSP432中使用附加的 SPI 外设。  每个配置一个。  有8个可用(eUSCI_A 上4个、eUSCI_B 上4个)。  如果需要、端口映射可增加灵活性。  如果系统中只有2个从器件、则每个 SPI 模块可专用于单个器件、无需在4引脚模式下运行、因为您不需要 CS。  现在您有 CLK、MISO、MOSI、CS1、CS2 (5引脚)。  这样、您只需要 CLK1、MISO1、MOSI1、CLK2、MISO2 (5引脚)。  您说过 PGA 没有 MOSI2、因此总引脚数不受影响。

请告诉我您的想法、如果这似乎是适合您的途径。  谢谢。