This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP432P401R:有关 DMA 和 CPU 同步存储器存取的问题。

Guru**** 2027820 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/564733/msp432p401r-a-question-on-dma-and-cpu-simultaneous-memory-access

器件型号:MSP432P401R

大家好。 我正在读取 DMA 模块、我只是想弄清楚如果 DMA 控制器要将一些数据传输到存储器位置、但同时 CPU 正在从该位置读取数据、会发生什么情况? 会发生什么情况?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您可以在数据表中找到访问优先级的说明:

    www.ti.com/.../msp432p401r.pdf

    此致、
    Chris
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您提供的信息 Chris、因此我看到 DMA 具有最高优先级、但我仍然不太了解在一个情况下、当 CPU 尝试从某个位置读取数据、并由 DMA 写入时、会发生什么情况。 是否会出现总线错误?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我将进一步研究这一点。 通常、总线错误与总线大小错误相关-通过32位访问来访问16位外设(请参阅 SLAU356的第9.2.3.4.7节)。 如果存在争用或冲突、CPU 必须等待。 我将再次尝试获取有关这方面的更多信息。

    此致、
    Chris
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢 Chris!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="Stanislav Ossovskiy">当 CPU 尝试从某个位置读取数据时,该地址由 DMA 写入。 是否会出现总线错误?

    确实不会有错误。 争用是正常的、多主控总线上的预期事件、将它们分类是总线和它的仲裁器的主要任务。 如果两个或两个以上的主器件处于活动状态并且它们需要访问同一总线从器 件、如 RAM、总线仲裁器会查找哪个主器件具有更高的优先级、并让其在当前总线周期内执行、较低优先级的主器件必须等待下一个总线周期。

    您应检查 此主题。 您还可以发现 这段 YouTube 视频很有趣

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢 Ilmars! 现在我了解了。