• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 191 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR2311：是否可以将 IO 端口配置为高阻抗？

admin
Guru**** 2562980 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/604586/msp430fr2311-is-there-a-way-to-configure-an-io-port-as-high-impedance

器件型号：MSP430FR2311

我想 对 I/O 执行两个操作

1. P1OUT &=~BIT2；

2.同一位具有高阻抗

那么、有任何指南可以指导我如何在高阻抗模式下进行配置？

此致、

开尔文

  • 0
    TI__Guru**** 2562980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、开尔文、

    BOR 复位后、所有端口引脚均为高阻抗。 然而、LOCKLPM5位被清零后、无法将引脚配置为高阻抗模式。

    此致、
    Matthew
  • 0
    TI__Guru**** 2562980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、开尔文、

    如果您不介意我的提问、那么在高阻抗模式下配置引脚的目的是什么？

    此致、
    Matthew
  • 0
    TI__Guru**** 2562980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    高阻抗是输入引脚、P1DIR &=~BIT2也是如此；
  • 0
    TI__Guru**** 2562980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    正如 Dennis 提到的、您可以将其设置为输入！ 为避免输入悬空、应为此引脚启用下拉/上拉电阻器。 这将导致大约30k 欧姆的阻抗。

    此致、
    托比亚斯