请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP432P401R 主题中讨论的其他器件：DAC161S055、 DAC161S055EVM、
您好！
我正在使用 MSP432P401R 和 DAC161S055EVM。 根据高级成员在这里给出的一些指导、我能够在 MSP432和 DAC161S055之间设置 SPI 通信。 如脚本中的时序图所示、我获得了完美的波形、但我目前面临一个非常奇怪的问题。
根据 DAC161数据表(第7页) 和 MSP 技术参考手册(第940页)、当 CS 和 CLK 正在运行时、MOSI 和 SOMI 的波形应该具有形状(对称)、并且我已经从 DAC 数据表中附加了下面的参考图像。
我的问题是，在我检查 SCLK、CS、MOSI 和 SIMO 的波形时。 如果存在 SCLK (如果我将测量探针连接到 CLK 引脚)、则 MOSI 和 SOMI 波形不再对称。 MOSI 具有完美的图、但 SOMI 具有不同的形状、然后 DAC 输出保持为零(空闲位置)。
但是、当我不测量 SCLK 时、SOMI 和 MOSI 具有对称形状、DAC 模拟输出也会根据给定的数字输入进行更新。 (我是如何观察到这一 CLK 问题的，只是意外地移除了 SCLK 探头，我发现了这一观察结果)。
我想、SPI 协议的时钟频率有问题、因为我要为 SPI 配置协议提供 SMCLK、它具有24MHz 频率、但 SPI 的位时钟发生器具有最大20M Hz 频率。
根据给定的 SPI 协议信息(方框图935和第939页)，可以计算位时钟频率，但我不知道应在何处应用该位时钟频率，以及预分频器如何影响 SMCLK 频率。
请帮助我解决此问题。
非常感谢您的友好帮助和每一个惊喜。
