[参考译文] 如何在 MSP430F1611中使用外部晶振(时钟)

为方便、我在这里发布代码、但请查看上面提到的其中一个位置的示例。

/*-版权所有-、BSD_EX
*版权所有(c) 2012、德州仪器(TI)公司
*保留所有权利。
*
*
只要
符合以下条件*、允许以源代码和二进制形式重新分发和使用：
*
*源代码的重新分发必须保留上述版权
声明*、此条件列表和以下免责声明。
*
***二进制形式的再发行必须在

*随发行提供的文档和/或其他材料中复制上述版权声明、本条件列表和以下免责声明。
*
***未经

事先书面许可、不得使用德州仪器公司的名称或*其贡献者的名称认可或推广从本软件衍生的产品*。
*
*本软件由版权所有者和贡献者"按原样"提供
*、

不承担任何明示或暗示的保证、包括但不限于*适销性和特定用途适用性的暗示保证*。 在任何情况下、版权所有者或
*贡献者都不对任何直接、间接、偶然、特殊、
*模范、 或相应的损害(包括但不限于
*采购替代产品或服务；丧失使用、数据或利润；
*或业务中断)、但出于任何责任理论
、*无论是在合同中、严格责任还是由于
使用本软件而以任何方式产生的侵权行为(包括疏忽或*其他)
、*即使已获悉可能会发生此类损坏。
＊
＊＊＊
*
* MSP430代码示例免责声明
*
* MSP430代码示例是自包含的低级程序
，通常*以
高度*简明的方式演示单个外设功能或器件功能。 为此、代码可能依赖于器件的加电默认
值*寄存器值和时钟配置等设置、
并且在组合多个示例中的代码时必须*小心以避免潜在的副作用
*。 另请参阅 www.ti.com/grace 了解 GUI、并参阅 www.ti.com/msp430ware
*了解外设配置的 API 函数库方法。
*
*--/版权--*
//*********
// MSP-FET430P140演示-基本时钟、输出缓冲 SMCLK、ACLK 和 MCLK
//
说明：输出缓冲 MCLK、SMCLK 和 ACLK。
// ACLK = LFXT1 = 32768、MCLK = DCO Max、SMCLK = XT2
//////////* XTAL 必需-未安装在 FET 上*//
//////////*所需的最小 Vcc 因 MCLK 频率而异-请参考数据表*//

////////// MSP430F149
// --------
// /|\| XIN|-
// || |32k
// -|RST XOUT|-
// | |
// | XT2IN|-
// | | XTAL (455k - 8MHz)
// |RST XT2OUT|-
// | |
// | P5.4|->MCLK = DCO 最大
值// | P5.5|->SMCLK = XT2
// | P5.6|->ACLK = 32kHz
//
M. Buccini
// Texas Instruments Inc.
// 2005年2月
//使用 CCE 生成版本：3.2.0和 IAR 嵌入式工作平台版本：3.21A
//*********

#include 

int main (void)
｛
WDTCTL = WDTPW +WDTHOLD； //停止看门狗定时器
DCOCTL = DCO0 + DCO1 + DCO2； //最大 DCO
BCSCTL1 = RSEL0 + RSEL1 + RSEL2； // XT2on、最大 RSEL
BCSCTL2 |= SELS； // SMCLK = XT2
P5DIR |= 0x70； // P5.6、5、4输出
P5SEL |= 0x70； // P5.6，5，5个选项

while (1)
{
}

您使用的是目标板还是 EVM？ 还是这是定制设计。

XT2通常是高频晶振、但看起来 、如果高频晶振不存在、它将默认为 LFXT (低频32kHz 晶振)。