请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP430FR2433 主题中讨论的其他器件： MSP-FET、 MSP-TS430RGE24A
大家好！
我正在评估 MSP430FR2433的 x.5低功耗模式。
为了评估保持输出、我将所有 GPIO 端口设置为输出高电平、如下所示：
P1OUT = 0xFF；P2OUT = 0xFF；P3OUT = 0xFF；
然后、我可以确认所有位均为高电平。
但是、在 FR2433执行"_bis_SR_register (LPM3_bits | GIE)；" 之后、P1.4、P1.5、P1.6和 P1.7变为 Hi-Z
这意味着端口 P1.4至 P1.7无法在 LPM3.5和 LPM4.5中保持输出状态。
似乎 P1DIR 已复位。
另一个引脚 P1.0-P1.3、P2.0-P2.7、P3.0-P3.2可保持输出高电平并正常工作。
当输出设为低电平时、结果相同、P1.4至 P1.7变为高阻态
我在勘误表中找不到此问题。
我可以找到任何权变措施、还是在 LPMx.5下无法使用 P1.4至 P1.7？
我的环境是 CCSv7.3、MSP-FET、MSP-TS430RGE24A、MSP430FR2433IRGE 修订版 A
