• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 232 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F5359：如何&quot；比较器 B&quot；&quot；端口禁用&quot；位与 ADC12和 DAC12_A 外设交互？

admin
Guru**** 2538960 points
Other Parts Discussed in Thread: MSP430F5359

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/733223/msp430f5359-how-do-comparator-b-port-disable-bits-interact-with-the-adc12-and-dac12_a-peripherals

器件型号：MSP430F5359

《MSP430x5xx 和 MSP430x6xx 系列用户指南》 (文献编号： SLAU208P、2008年6月–2016年10月修订版)、32.2.7 Comp_B 端口禁用寄存 器 CBCTL3描述了当模拟电压接近 CMOS 门的阈值电压时、施加到共享比较器 B 模拟输入的 CMOS GPIO 输入上的模拟信号如何在数字输入级上导致交叉传导。 本节继续介绍如何为应用了模拟信号的输入设置"端口禁用"位、而不是将其用作 GPIO。

这对于比较器 B 来说非常好、我理解这一点。 但在 MSP430F5359上、这些相同的引脚也会与 ADC12外设进行引脚多路复用、对于 P6.6、P6.7、P7.6和 P7.7、 也可能连接到 DAC12_A 外设、并且这些外设没有"端口禁用"位。

因此、如果使用 P6.0至 P6.7或 P7.4至 P7.7信号引脚作为 ADC12外设的模拟输入、或者使用 P6.6、P6.7、P7.6、 还是 P7.7作为 DAC12_A 输出、是否应该设置相应的比较器 B 的"端口禁用"位、以便禁用 GPIO 接收器？ 如果是这样、可能应该在某个地方记录下来、例如在 ADC12和 DAC12_A 部分中。

  • 0
    TI__Guru**** 2538960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Atlanta,

    我想您正在寻找的是相应引脚 P6.0至 P6.7或 P7.4至 P7.7的端口图(您将在器件数据表中找到这些引脚)。 当显示端口的实现时、这些参数应在此提供额外信息。

    让我以 P7.4及 P7.7引脚的端口图为例：

    当您分别选择 ADC12或 DAC12_A 功能时、Comparator_B 不会以任何方式进行干扰。 CBPD.x 位设置只会在选择 Comparator_B 功能时影响。

    这是否能在期望的程度上回答您的问题？

    此致、

    Britta

  • 0
    TI__Guru**** 2538960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    布列塔：

    感谢您的回复和图表(我往往会忘记这些数据表端口图的详细程度！)、但它实际上支持我的观点！ ;-)

    如果您看看接收 GPIO 输入数据的施密特触发传输门(在图的右下角)、它的"禁用"("启用 L")输入来自图左上角的"或"门。 该或门的输入之一是 CBPD.x 位。 这意味着、无论比较器 B 外设是否处于活动状态/被选择/诸如此类、CBPD.x 都可以始终禁用 GPIO 输入传输门。

    我想我会用一些代码来尝试这一点；这应该是一个足够容易看到的效果。 ;-)

  • 0
    TI__Guru**** 2538960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Atlanta,

    很抱歉、会导致更多不确定因素。 遗憾的是、我之前发布的端口图需要更新、因为显示端口功能时出现重大错误。 我花了一段时间来完成这个过程并确定问题、抱歉。 端口6的图实际上看起来更好。
    要回答您的问题、请参考描述端口图的不同表格以及表6-64、似乎错误只是进入原理图。 很抱歉、造成了混乱。
    在表中、您将看到 CBPD.x 位的状态不影响 ADC12或 DAC12。

    如果您有更多问题、请告诉我、并确保我正在开始修复数据表中的端口图的过程。
    在你身边的好地方！

    此致、
    Britta
  • 0
    TI__Guru**** 2538960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    布列塔：

    感谢您的回复！ 是的、P6.0-P.7图在 P6SEL.x 路由到或门的输入时看起来更加合理、而不是像 P7.4-P7.7图中所示的那样与或门的输出"战斗"。 我将根据需要更新我们的代码以驱动 CBPD.x、并记录我们不驱动其他 P6.x 和 P7.x 引脚的原因。

    我还会将此问题标记为"已解决"、我期待在接下来的一天中更新数据表。

    Atlant