• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 367 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F6775：断电时 MCU 锁定问题-&gt；ON 和 Vcore &gt；所示为 DVCC。

admin
Guru**** 2558260 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/694475/msp430f6775-mcu-lockup-issue-when-power-off---on-and-vcore-dvcc-shown

器件型号：MSP430F6775

您好、香榭丽舍  

我的一位客户正在使用 F6775开发 MSP430应用。

最近、他们在掉电->开测试时成功解决了锁定问题。
当在断电状态下降低电压电平时、其系统显示 Vcore 高于 DVCC、如下图所示。

如果它们在 Vcore > DVCC 和 DVCC > 1.4V 时通电、则 MCU 无法正常工作。
您知道原因吗？

请注意、如果它们将 C_Vcore 从470nF 更改为22nF、则它不能是 Vcore > DVCC 条件、那么它作为正常复位工作。

也请 参阅原理图以供参考。

此致、
欧内斯特

  • 0
    TI__Guru**** 2558260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    欧内斯特、您好！

    虽然它们可能满足 CDVCC / CVCORE 建议的最低比率> 10、但我强烈怀疑3.3V 线路上有什么东西会将去耦电容器(从而使 VCC)放电至低于 VCORE 的电压、这会使有效比率小于10。 推荐此比率的目的是确保您观察到的问题永远不会发生。 当您将 CVCORE 降低到22nF 并且问题消失时、实际上是通过减小分母来提高 CDVCC / CVCORE 比率。 我会将 CVCORE 保持在470nF、并增加 CDVCC 上的去耦电容。

    此致、

    James

    MSP 客户应用
  • 0
    TI__Guru**** 2558260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    听起来(至少对我来说)您正在尝试解决结果而不是原因。
    您是否在 VCC 上引入了短时间欠压？ 我不确定在电容器完全放电时 DVCC < VCORE 如何(将 VCORE 电容更改为22nF 只是提高了放电率)。 您是否可以通过其中一个信号输入提供电源路径？ (请记住 ESD 二极管)。
  • 0
    TI__Guru**** 2558260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 James：  

    它们使用 C_DVCC 作为2x4.7uF 作为原理图绘制。 它们使用 SMPS、并且具有更大的输出电容器。

    如上图所示、Vcore 曲线在1V 下保持一段时间、衰减速度慢于 DVCC。
    但我不知道为什么会发生这种情况？

    在测试中为22nF 时、显示了 Vcore 衰减更快且未保持在1V 的情况。

    此致、  
    欧内斯特

  • 0
    TI__Guru**** 2558260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    还有一个问题。
    如果它们不改变时钟速度(它们只是在初始化时将其设置为25MHz)并且它们的系统只在激活模式下使用、
    那么、是否可以使用低于数据表(470nF)的 C_Vcore？

    此致、
    欧内斯特
  • 0
    TI__Guru**** 2558260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Mike：
    这不是一个正常的测试、但是它们断电(DVCC=Vcore =0V)、并且在 Vcore 上增加了+0.3~+0.4V、然后再次上电。
    在这种情况下、MCU 未唤醒。
    因此、这意味着如果是<Vcore case at the power on state(Also Vcore have certain points of voltage level(ie 0.5V) ), then MCU would not wake up.

    此致、
    赵仁英
  • 0
    TI__Guru**** 2558260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    欧内斯特

    我认为您的解决方案是设计一个保护电路、通过确保电容器最初放电、确保 Vcore 始终低于 DVCC。 您可以通过不同的方法来解决这个问题。