This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR2111:DCO FLL 锁定时间

Guru**** 2385100 points
Other Parts Discussed in Thread: MSP430FR2111
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/672442/msp430fr2111-dco-fll-lock-time

器件型号:MSP430FR2111

我们正在考虑将 MSP430FR2111器件用于我们的应用。

在此应用中、我们需要:

  • 加电后快速(< 5ms)对引脚采样。
  • 与主机系统通信(9600或19200波特);对于尚未定义的所用波特率、我们仍处于打开状态

对 IO 端口采样时、运行频率不必早于、但对于 USART 通信、我们确实需要在大约4%内匹配波特率。

具有 FLL 的 DCO 将满足2%的要求。 但 FLL 锁定时间的指定典型值为245ms、即很长。

器件描述符(TLV)包含一个 DCO 校准值。

  1. DCO 在使用该值时具有多大的容差
  2.   从 DCO 校准值开始时、FLL 锁定是否更快? (需要多长时间?)

欢迎提出任何想法

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、Horst

    将该值加载到 CSCTL0寄存器可显著缩短 MCU 重启或退出低功耗模式时的 FLL 锁定时间。(不是上电)。我想确保 采样 A 引脚事件只是上电吗?

    如果    采样 A 引脚甚至发生 重新启动或退出低功耗模式、 DCO 校准可以缩短 FLL 锁定时间。该值不会影响容差。 缩短时间取决于不同的器件。您能否使用示波器自行测试?

    此致

    Gary

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gary、

    感谢您的回答。

    在计划的应用中、我们不打算在芯片中使用低功耗模式。 那么、上电后唯一关键时序。

    我可以测量写入 CSCTL0寄存器时锁定 FLL 所需的时间。

    但是、这最多可以为我提供新锁定时间的典型性能。 如果我想了解生产中的性能、我需要了解更多有关容差的信息。

    我知道 DCO 变化有四个主要影响因素:

    *电源电压

    *温度

    *器件与器件之间的差异

    *未知因素(漂移等)

    是这样吗?

    如果写入 CSCTL0寄存器、则会使器件发生器件特定的变化。 我们的电源电压是固定的(3.3V 时)

    因此温度和未知因素仍然存在。 这些变化是否有一些特征?

    谢谢、

    霍斯特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、Horst

    我们只提供 Vcc 为3.0V 的测试数据、数据表中的以下 DCO FLL 特性:

    因此、如果您需要高精度、我建议您使用 XT1。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Gary、

    感谢您发布数据表摘录。 我有两个问题:

    正如我所理解的、当从 TLV 描述符编辑 CSCTL0寄存器时、FLL 锁定时间会更快。 速度有多快?

    使用 CSCTL0寄存器编程 DCO 但不使用 FLL 时、我期望 DCO 的精度是多少?

    谢谢你
    霍斯特
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Horst、

    使用加载的 CSCTL0寄存器锁定 FLL 需要一些时钟周期。 我们在数据表中没有准确的时间、但考虑到 DCO 以16MHz 运行、FLL 锁定时间将远小于1ms、这应该可以满足您的5ms 要求。 在 FLL 解锁的情况下、我们将看到大时钟频率变化、这将导致 UART 通信失败。 在您的情况下、FLL 锁定必须具有。

    此致、
    Darren