请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:MSP432E401Y 尊敬的 TI 员工:
我想实现如下功能。
两个输出引脚:
pin1->总共257个25MHz 时钟
PIN2->SYNC 使能(高电平或低电平)在 CLK 开始时,禁用(低电平或高电平)在 CLK 结束时。
如何实现?
提前感谢。
此致!
丁肖恩
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI 员工:
我想实现如下功能。
两个输出引脚:
pin1->总共257个25MHz 时钟
PIN2->SYNC 使能(高电平或低电平)在 CLK 开始时,禁用(低电平或高电平)在 CLK 结束时。
如何实现?
提前感谢。
此致!
丁肖恩