This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR5969:对 UART BSL 中的 tSBW、En 参数进行了澄清

Guru**** 2560390 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/730337/msp430fr5969-clarification-of-tsbw-en-parameter-in-uart-bsl

器件型号:MSP430FR5969

作为硬件 BSL 调用序列的一部分、在测试中的第一个正脉冲的长度似乎存在混淆。  在 slau550p 的图2中、它显示为 tSWB、en、数据表显示此参数的最大值为110us。  但图2上方的文本显示脉冲必须至少为 tSWB、en。  G2553数据表显示了最大 tSBW、En 为1us、但通过实际测量、BSLDEMO 输出一个15ms 脉冲。  火箭的源代码如下所示。   它似乎正试图完全匹配110 us、这并不能告诉我它是将它视为最小还是最大。

是否有人可以澄清该脉冲是否有最短或最长的长度可用于任何 MSP430器件?
如果是10 ms、这是否适用于所有情况?

/*** BSL 进入序列 /

void BSL_Invoke_sequence ()
{
/* BSL 调用序列
*
H ------ + +--++---- +
*测试 L +--- ++--+ +---
*
* H -------- + +---
* RST L +--- +
*
*
* H -------- ++--+ +---
* TCK L +--++---- +
*/

/将 RST、TST 和 TCK 引脚设置为输出
Entry_SEQ_Pdir |=(RESET_PIN + TEST_PIN + TCK_PIN);

//(0)从 RST 高电平开始、测试高电平、TCK 高
电平进入 SEQ_Pout = RESET_PIN + TEST_PIN + TCK_PIN;
_ TEST_DELAY
;_ 100US_CLUS_CYLES;_ TON_DELAY_TRY_TREM_US_TREME

(100_DELAY)(100/ TREM_US_HONSE 高电平)周期(100/ US_TREM TCK 高
入口_SEQ_pout = RESET_PIN + TCK_PIN;
__DELAY_CYCLLES (Invoke_DELAY_100US);

//(2) RST 低电平、测试低电平、TCK 高
入口_SEQ_Pout = TCK_PIN;
__DELAY_CYCLLES (Invok_DELAY_2US);

//(3) RST_TK_LOW
、TK_RELET_TRY_RELET_TRY_OUT



=_ ST_TREM_TRY_TRY_TREM_TRY_TRUT_TRY_OUT;
_ 10Q_TREM_TRY_TRUT_TRY_TRUT_TRY_TRY_TRUT_TRY_TRY_TRUT_TRY_TRUT_TRUT_TRUT_TRUT_TRY_TRY_TRY_TRUT_TRY_TR

//(5) RST 低电平、测试高电平、TCK 低
电平 entry_SEQ_pout =test_PIN;
__delay_cycles (invoke_delay_100US);

//(6) RST 高电平、测试高
电平、TCK 低电平 entry_SEQ_pout = reset_PIN + test_PIN;
__delay_cycles (invoke_100US)

//(7) RST 高电平、测试低电平、TCK 高
电平 entry_SEQ_pout = reset_PIN + TCK_PIN;
__ delay_cycles (invoke_delay_100US);
____delay_cycles (invoke_delay_100US);

//将 RST、TST 和 TCK 引脚设置为 input
_SEQ_Pdir 和= t_pin +~Ω RESET;
+Ω RESET


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    BSL 与 SBW 无关。

    无论如何、G2553数据表显示:

    tSBW、en   Spy-Bi-Wire 启用时间(测试高电平到第一个时钟边沿的接受时间)(1)   最大值:1µs μ s

    (1)访问 Spy-Bi-Wire 接口的工具需要在将 TEST/SBWTCK 引脚拉为高电平后等待 tSBW、En 时间、然后再施加第一个 SBWTCK 时钟边沿。

    这个最大值描述了 MSP 芯片本身、也就是说、仿真硬件此时初始化需要的时间最多。 当谈到编程工具的行为方式时、必须将此值用作最小值。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    此延迟为100/110us 的进入序列仅与 FRAM 器件相关、因为您已经注意到、在闪存系列中、我们很少。 这是 FRAM 进入序列的最小值。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢。  因此、如果我正确地理解了大家所说的内容、数据表中显示的最大 tSBW、EN 值是硬件 BSL 调用的最小正脉冲持续时间。  对吗?  是否存在最大正脉冲宽度?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的。 在 slau320 EntrySequences__*函数中,您可以看到 TI 使用的典型延迟。  例如...

    静态空 EntrySequences_RstHigh_JTAG ()
    {
    ClrTST();//1.
    MsDelay (4);//复位测试逻辑
    
    SetRST();//2.
    
    SetTST();//3.
    MsDelay (20);//激活测试逻辑
    
    //阶段1
    ClrRST();//4.
    usDelay (60);
    
    //相位2 -> TEST 引脚为0、RST 引脚无变化
    //对于4线制 JTAG 清除测试引脚
    ClrTST();//5.
    
    //阶段3
    usDelay (1);
    
    //相位4 -> TEST 引脚更改为1、RST 引脚无变化
    //对于4线制 JTAG
    SetTST();//7.
    usDelay (60);
    
    //第5相
    SetRST();
    MsDelay (5);
    } 

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    是的。 并且没有最大的频谱、因此您可以等待尽可能长的时间。