This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR5994:谁选择芯片上的引脚布局

Guru**** 2589280 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/725897/msp430fr5994-who-chooses-the-pin-layout-on-the-chips

器件型号:MSP430FR5994

我只是好奇、如何为这些芯片选择引脚?  从外部看、它们似乎有点随机。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是指各种函数的实际位置、还是指某些引脚在某些封装上被保留的原因?

    对于前者、它与芯片的布局有关、因此无论采用何种节奏决定。 ^μ A)

    (实际上、设计人员可以选择引脚布局、我确信它取决于密度、信号串扰以及芯片的各种构建块的位置。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    不,我更想知道为什么引脚采用 P1.0、P1.1、P4.2…… 这些芯片是如此可配置的、但执行 P1.0、P1.1、P1.2更有意义... P1.7、P2.0 芯片引脚时的示例。 但您对串扰有一个很好的看法。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我的猜测是、在接近几个不像这些那样复杂的芯片的设计之后、芯片上引脚的位置实际上由二级和三级函数决定、而 GPIO 则是随附的。