[参考译文] MSP430F6779A：如何配置 SVSH 寄存器以使 POR 防止压降&lt；在 VCORE3 (AM)= 3的情况下为2.4V？

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1321618/msp430f6779a-how-to-configure-svsh-registers-to-make-por-preventing-voltage-drop-2-4-v-with-vcore3-am-3

如何配置 SVSH 寄存器、以防止在 VCORE3 (AM)= 3时电压下降< 2.4V？

有一个问题、即采用 VCORE3时、我们的 DVSYS 可完全上升至2.4V。
但之后、使用 VCORE3时、DVSYS 可下降< 2.4V。

因此、我在下面有2种配置来解决该问题。

配置#1。
SVSHPE = 1
SVSHRVL = 3、SVSMHRRL = 4
SVMHVLRPE = 0
SVMHOVPE = 0
PMMCORE = 3

当 DVSYS 上升>= 2.4V 时、该配置是正确的(在工作区域中)。
但当 DVSYS 下降并保持在2.17V 至2.39V 之间时、这使得 MCU 在建议的范围之外运行。

配置#2。
SVSHPE = 1
SVSHRVL = 3、SVSMHRRL = 4
SVMHVLRPE = 1
SVMHOVPE = 0
PMMCORE = 3

当 DVSYS 上升>= 2.4V 时、该配置是正确的(在工作区域中)。
并且当 DVSYS 压降并保持在2.17V 至2.39V 之间时也进行校正、这是因为当电压下降到低于2.4V 时、它使 POR
但 SVSHRVL 和 SVSMHRRL 之间的迟滞不存在。

哪种配置正确或有任何其他建议？