This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR59471:器件定义

Guru**** 1624230 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1375372/msp430fr59471-device-definition

器件型号:MSP430FR59471

工具与软件:

您好!
我们使用的是 TI 器件 MSP430FR59471IRHAT、并且遇到了引脚3 (P1.2/TA1.1/TAOCLK/COUT/A2/C2)问题。
我们怀疑此引脚被视为 ADC 输入、当电压超过 Vref 内部(2.5V)时、会导致测得的模拟输入(A0、A14和 A30)出现噪声和不稳定。

您能帮助我们了解如何绕过2.5V (Vref)限制、将此引脚配置为代码中的输入 GPIO 吗?

以下是我们用于引脚1.2的代码:
P1DIR &=~BIT2;
P1REN |=位2;
P1OUT &=~BIT2;
P1IES &=~BIT2;
P1IE |=位2;

感谢您的帮助!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    对于 P1.2来说、它靠近 P1.1和 P1.0、P1.1和 P1.0直接连接到 ADC Vref。

    可以尝试以下方法:

    1. 从 ADC 禁用 P1.0和 P1.1的 Vref。 看看会发生什么

    2.完全禁用 P1.2的数字功能,查看 ADC 是否有噪声。

    3.检查 PCB 布局、 如果噪声来自 PCB 布线上的布局问题、则可以消除噪声。

      例如将 P1.2强制拉至 GND、并测试 ADC 信号的噪声。

      或不再使用 P1.2。

    此致、

    Helic