[参考译文] CC2340R5：SPI 时序图 — 控制器模式

数据表参考

• 请参阅 CC2340R5 数据表的第 6.6 节“电气特性“或“时序要求 — 控制器模式“下的 SPI 小节。 查找：
  • tsu、ci：SCLK 之前的数据建立时间（例如，48MHz 时的典型值为 3ns）。
  • THD、CI：SCLK 之后的数据保持时间（例如，最小值为 0ns、典型值为 2ns）。
• 这些值随频率而变化；在较低的时钟速率（例如 1MHz） 下）下、设置/保持时间按比例增加（例如 10ns 至 20ns）。

实际注意事项

• 验证 ：使用示波器测量具有 CC2340R53E0YBGR 的电路板上的 Tsu、CI 和 THD、CI、确保 POCI 与图 7-1 中的 SCLK 边沿对齐。 如果时序裕度很紧、请调整时钟频率。
• 规划 ：保持 SPI 布线较短 (<10cm) 并匹配以尽量减少偏差、因为图中的 TCS、Lead、TCS、LAG 和 tVALID、CO 也会影响整体时序。
• 消耗量 :由于 SPH = 0 ,数据在上升沿计时,因此请确保您的外围设备（例如传感器）满足这些设置/保持要求。  

Masa,  

请为延迟深表歉意。 我与设计团队确认了这些时序完全符合 SPI 协议的建立时间和保持时间。  

换句话说、建立时间和保持时间为半个时钟周期或~41ns（我们的最大时钟频率为 12MHz）。  

希望这对您有所帮助、

Rafael