您好，
我们似乎与相关讨论的原始作者有类似的问题，尽管 IC 略有不同。
使用 IRQ_srx 中断时，ISO15693命令序列成功完成，但 FIFO 状态寄存器的以下查询将产生零字节供读取。 后续命令的问题仍然存在。
正如相关螺纹中所述，并非我们所有的 PCB 都表现出这种行为，但我们发现故障率约为30%。 通过粉末化 IC，可以重现并解决此问题。
我们已经尝试了书中的所有技巧，通过配置更改，重新初始化和在所有可以想象的地方应用慷慨的等待状态来避免这个问题，但迄今为止似乎没有任何作用。
遗憾的是，最初的讨论没有对此问题做出解释或解决方案，我们仍然对这个问题能否得到解决感到好奇。
您好，
感谢您的所有建议。 读取 IRQ 状态寄存器后，FIFO reset Direct 命令大约15 us 发出(请参阅随附的图像)。 我找不到有关计时限制的任何信息，但通常在读取 IRQ 状态寄存器(对于库存命令) 4毫秒后才声明 RX IRQ，因此我认为这是安全的。
斯托拉158的第7.2和7.7节有一些关于与 SS 的 SPI 的评论，引起了我的注意：
“如果直接命令是 SPI 通信中的最后一个操作，则 SS 引脚会变高。 另一个
发生这种情况后，必须发送时钟脉冲。”和“所有直接命令函数都需要有额外的 DATA_CLK 周期，才能使从机选择 l 行高企。”
例如，重置 FIFO 命令就是明显的例子。 我想知道这是否也适用于 TRF7964a。 如果是，在 CS 达到较高的频率之前或之后是否需要额外的时钟周期。 我在直接命令字节后尝试了“虚拟写入”，因为使用 SPI 接口，要实现一个额外的时钟周期有点困难。 但这似乎没有任何改变，无论好坏。
同一文档中的第7.5节提到 FIFO 读取操作需要 SPI 时钟极性更改。 如果我错了，请纠正我的错误，但 TRF7964a 的情况似乎不是这样。 我们会看到迹线中的“一些”数据，只是无法正确采样。
我认为，我们的代码中已观察到所有其他设计提示和勘误表(如果适用)。
谢谢
Björn
