我想确认 FeliCa 系统的以下低水平残留物值。
*RX 无响应等待时间寄存器(0x07)
数据表显示“RX 无响应等待时间寄存器(0x07)”为
从防撞序列中的槽位开始到标记响应开始的时间。
发送 ISO 控制调整块(0x01)后的调整块读取值对于 FeliCa 212Kbps 为0x20 (=1.208ms),对于 FeliCa 424kbps 为0x10。
这需要设置为在 JISX6319-4 (256x64/fc =1.208ms)上定义的时隙间隔时间?
*RX 等待时间寄存器(0x08)
数据表显示“RX 等待时间寄存器(0x08)”为
接收解码器处于非活动状态(保持在重置状态)的传输操作结束后的时间。
(我认为这是一种从 TX 端到 RX 启动的重置状态的保持时间)
表6-29显示9.44us→FeliCa 但
发送 ISO 控制调整块(0x01)后的调整块读取值对于 FeliCa 212Kbps 和424kbps 似乎为0xFA (=2.360ms)。
(我认为2.360毫秒是正确的)
这需要设置为从 PCD REQ 命令结束到 JISX6319-4 (512x64/fc=2.417ms)上定义的第一次插槽启动(=PICC 响应时间)的时间?
(尽可能接近2.417毫秒,但小于2.417毫秒?)
请允许我澄清我的理解是否正确? 我想知道如何设置该值。
此致,