This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1497087/ucc27537-active-pull-down-circuit
工具/软件：
您好：
我们正在与 UCC27537合作、想知道：
当 IC 被禁用时、OUTL 是否悬空、或者断电时是否有有源下拉？
当通过 IN 下降而移除 VIN 时、OUTL 是否可能切换风险？
谢谢 Keith
尊敬的 Keith：
如果禁用、您表示 EN 为低电平、则 OUT 将拉至低电平。 当器件电源低于 UVLO 时、所有输出也将被拉低。
如果您有任何其他问题、敬请告知。
谢谢您、
Vincent Liew
当 IC 关断时、内部下拉电阻的值是多少？ 数据表基于 VDD = 18V。
对延迟深表歉意。 我们没有 IC 断电的规格。 数据表中的规格适用于仅在器件的 VDD > 6V 时才起作用的下拉 FET。 当器件处于 UVLO 状态时、输出将保持低电平、从而确保上电和断电期间无干扰运行。 当该器件完全关断时、由于内部 FET 的体二极管、输出将被钳位。
此致、
