[参考译文] TPS62873：输出过压保护和输出 UVLO

您好：Chris-San、

当输出电压由 DVS 变化时、输出电压的 OV 阈值和 UV 阈值也会变化吗？

例如、

Vout：0.6V、OV 阈值：0.63V、UV 阈值：0.57V

VOUT：0.9V、 OV 阈值：0.945V、UV 阈值：0.855V

此致、

山本俊介

您好：Chris-San、

很抱歉在解决问题后提出问题。 客户已确认 PG 引脚输出电压的 UV 阈值和 OV 阈值、以及 PGBLNKDVS 位无法正常工作。以下条件。

输入电压：3.3V

输出电压：0.4V 和0.6V

输出电流：24A

PGBLNKDVS 位：0B

客户通过 PGBLNKDVS 位的0b 将输出电压从0.4V 更改为0.6V、但 PG 的输出不会像下图所示那样发生变化。

客户假设使用 PGBLNKDVS 位通过 VSET 位更改输出电压时、PG 输出变为低电平。

此致、

山本俊介

你好、Yamamamamamamoto-San

感谢您在同一主题中提出您的问题。

明天就可以在实验中了解这一点。

硬件他们是否更改了输出电压？  他们是否对 VSET 寄存器进行了单次写入？

他们还可以尝试不同的 VRAMP 寄存器设置。  PG 阈值有40 μ s (典型值)的抗尖峰脉冲时间。

Chris

您好：Chris-San、

感谢您确认客户在您身边的行为。 它们通过 VSET 寄存器更改了 Vout。 我将让他们尝试不同的 VRAMP 设置。

此致、

山本俊介

你好、Yamamamamamamoto-San

我今天测试了该 EVM、而且在 DVS 期间从未看到 PG 引脚切换。   

我已向同事询问他们使用此功能的体验、听到回复后、我将会更新。

Chris

您好：Chris-San、

感谢您确认 EVM。 我知道您观察到了我的客户所面临的相同行为。

我期待您的答复。

此致、

山本俊介

你好、Yamamamamamamoto-San

我们的设计团队的假期一直持续到下周,但我已经与我的应用同事核实了这一行为。  我们认为、在 FPWM 模式下或在重负载下运行时、该器件的 Vout 应始终以相同的速率跟踪 DVS 斜坡、而不会触发 PG。  这可能是因为输出电压的电压基准可能与 PG 比较器相同。  因此、它们同时发生变化。

如果 IC 在负载非常轻的 PFM 负载下运行并且 Vout 从高电平变为低电平、我们可以看到 PG 引脚切换。  在这种情况下、器件(因为它处于 PFM 模式)不会灌入输出电压、以与内部 DVS 斜坡相同的速率降低 Vout。  因此、DVS 斜坡完成后、Vout 保持高电平。

以下是该行为的示例：

可以在他们的系统中重现这种行为吗？  它们在 DVS 期间如何使用 PG 引脚？

Chris

您好、Chris、

You cai LI 说：

您能否在其系统中重现此行为？

我会让我的客户尝试您所做的事情、以确认我的客户是否也有相同的情况。 他们在 FPWM 模式下使用该器件、输出电流为24A。

You cai LI 说：

他们如何在 DVS 期间使用 PG 引脚？

我将与我的客户确认。

我也期待着您的设计团队的回应、我需要正确理解此行为、并对此行为采取对策、以便向客户解释。 得到设计团队的回复后、我将设置一个网络会议。

此致、

山本俊介

您好 Chrris-San、

You cai LI 说：

您能否在其系统中重现此行为？

我确认客户无法在其系统中重现此行为、因为 MODE 引脚连接到3.3V (该系统的电源)。 我已经订购了 EVM、所以我会在自己这边进行确认。

我对 PG 输出的行为有疑问。 当 PGBLNKDVS 位为0b 时 、TPS62873是否会在非 DVS 期间当输出电压不是预期值时触发 PG 输出低电平？ 我假设这仅在 DVS 期间发生。

此致、

山本俊介

感谢您为他们订购 EVM。

是的、在不进行 DVS 时、PG 引脚正常工作。

Chris

您好：Chris-San、

感谢您的答复。 最好知道 PG 引脚在不执行 DVS 时能够正常工作。 您能否请使用 EVM 进行测量、证明 PG 在不进行 DVS 时能正常工作？

此致、

山本俊介

以下是器件对输出短路(过载)的响应、这时施加了过载、然后消除了该过载。

绿色表示 PG、黄色表示 Vout。

Chris