[参考译文] TPS74401：偏置电压要求和说明

此外、PGOOD 引脚（开漏）不会被 稳压器灌入。 连接到这些引脚的 LED 亮起、尽管 LDO 不提供输出。

根据观察、如果 VIN < VLDO + VOUT 压降、数据表中提到要在 BIAS 引脚上提供 VBIAS。 在第一种情况下 (U5)、我们已经尝试将此引脚连接到 VCC_3V3 输入；是的、输出出现但降至 2.36V。 TPS74401 稳压器的这个偏置引脚连接是否正常？ 如果是、何时使用？

有关所做更改的另一个更新：
根据针对此芯片新型号的数据表建议、将输出电容器更改为 10uF、10V、将 BIAS 引脚电容器更改为 4.7uF、16V。

尊敬的 Navadeep：  

偏置轨用于为器件内部的误差放大器供电。 当使用带有 BIAS 引脚的器件时、您需要具有 2 个不同的电源轨、或将两者都连接到 VIN、以便器件获得输出电压。 将它们接地将关断器件。 同样的电压源可用于 VBIAS 电源轨和输入。  无论选择使用两个单独的电源还是一个单独的电源、都需要确保始终满足 VBIAS 压降规格。  

我不清楚您的负载是什么、但 3.3V 偏置轨到 2.5V 输出可能会使您处于压降状态、因此当将它们连接在一起时、您会看到 2.36V 的输出。  

我不知道您使用的是新器件还是旧器件、但这些图表应该可以帮助您确定所需的偏置电压。  

尊敬的 Eduardo：  

感谢您的快速响应。

注意、好的。 我使用器件型号为 TPS74401RGWR 的新芯片。 因此、我需要确保 VBIAS 始终高于 VOUT + VBIAS 压降电压、以便实现可靠运行。 我的解释是否正确？ 2.5V 电源轨上的负载可高达 1.5A、这基本上需要将 VBIAS 连接到 2.5+1.3 = 3.8V！  

我的 FPGA 卡上最高的稳压电源电压是 3.3V (12V)。 您是否建议使用 5mm× 5mm VQFN (RGW) 封装且无需偏置的任何替代器件？ （或类似封装，较低的电流额定值）

尊敬的 Navadeep：  

是的、您现在了解了偏置轨的工作原理。

FPGA 的 3.3V 输入的预期负载电流/峰值电流是多少？ 我们需要这样做、以确保我们为您提供最佳选择

 Ishaan Shetye、在我们确认预期的负载电流后、您能在此处帮助选择器件吗？   

此致、  

Eduardo Linares

 TPSM86838RCGR 进行 12V 至 3.3V 转换时的典型负载电流为 FPGA 的 1A、峰值可以是该值的两倍 (VCC_3V3)。 尽管该稳压器可提供高达 8A 的负载、但我相信我们的 FPGA 设计不会 因该电流消耗而受到限制。

然后、对于 2.5V 输出 (VCC_2V5)、预期负载电流为 600mA。

嗨、Navadeep、  

我们需要澄清一下：您是否在寻找将 12V 转换为 3.3V 后在该开关稳压器前面放置一个 LDO、或者您是否完全替换了开关稳压器？  

此致、  

Eduardo Linares

大家好、Eduardo、我正在寻找一个 LDO 放在开关稳压器前面。 目前 在设计中是 TPS74401RGWR、但通过上述讨论、我们意识到在我的例子中、>3.3V 的偏置无法应用于该芯片。 因此、寻找适合同一封装的备用插入式或类似器件、最好没有偏置要求。

Navadeep、

感谢您的澄清。 我已通知另一位营销工程师、在这种情况下可为您提供器件选择方面的帮助。  

此致、  

Eduardo Linares

尊敬的 Navadeep：

我想说明几点、每个输出所需的输出电流是多少？ 您是否需要支持 PG 的 LDO？

此致、

Andres

尊敬的 Andres：  

考虑到峰值为 1A、负载电流为 2.5V 时的 600mA。 具有 PG 的 LDO 会很有用、但不会成为交易中断者。