This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPSM82866A:tdelay

Guru**** 2390755 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1070505/tpsm82866a-tdelay

部件号:TPSM82866A

大家好,团队

请帮助回答以下问题?

描述为“使用的 VSET/模式电阻器的延迟时间各不相同,最长电阻为249 k 或更高”

还有一个表格,如下所示:

所以我在这里有点困惑,例如,我想要一个0.90V 输出, 我应该在 Vset/模式引脚处选择一个18.7k 电阻器。

问题1. 我的 tdelay 是否会是一个匹配的延迟时间,对吗?

问题2.如果问题1答案为“是”,那么在一个输出电压条件下,只有一个延迟时间,这一延迟实际上不可调整?

问题3. 如果 Vset 引脚为0.90V,那么 Vset/模式逻辑值过低,因此该部件必须在 PSM 下工作?

谢谢

此致

美麻

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,米娅,

    设备会根据电阻值自动调整 tdelay 时间。  以下是有关 S2D 转换器的更详细说明: https://www.ti.com/lit/wp/slyy180/slyy180.pdf

    延迟时间在 IC 内部固定。  除非通过更改电阻值(在启动前),否则不能对其进行调整。

    是的,如果您在 VSET/模式引脚上使用电阻器,则该引脚将被电阻器向下拉。  启动后,您可以通过应用逻辑高压来实现引脚上的高电平。  请参阅此应用说明 :https://www.ti.com/lit/an/slvaf64/slvaf64.pdf

    谢谢,

    克里斯