请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：BQ27Z561-R1 主题中讨论的其他部件：BQ27Z561
Shirish，
以下是线程。
在您的指导下，当客户检测到I2C挂起时，会向SCL发送额外的9个时钟。 这大大改善了情况。 最初，他们在大约500次测试循环后遇到了问题。 但是，在更改后，经过大约4000次测试循环后，它们仍然可以遇到问题。
1.我们可以禁用时钟拉伸功能吗？
2.通过GPIO发送9个额外的I2C时钟，因此时钟频率非常慢，只有100Hz。 应该可以，对吧？
3.根据以下线程中的I2C超时解释，如果客户强制SCL低电平超过2秒(SDA已被BQ561拉低)，理论上，BQ561是否可以在超时后同时释放SCL和SDA？ 客户希望使用此机制 来解决此问题。 需要您的指导。
谢谢
