This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS5.1124万:了解死机时间

Guru**** 1641220 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1093328/tps51124-understanding-dead-times

部件号:TPS5.1124万

您好,

我们必须使用TPS5.1124万更改现有设计中的顶部FET。

当使用数据表中给出的最小死时间(10ns / 30ns)检查切换时,由于顶部FET的关闭时间过长,新的顶部FET可能会出现直通。

对于我的问题:数据表提供了死时间,最小/典型/最大值的信息。 这些是固定值吗?

换言之,设备中是否实施了固定的死时间,或者是否使用了自适应/交叉耦合技术来防止射通,因此使用新FET不会有问题?

提前感谢!

Oliver

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Oliver

    是的,TPS5.1124万实现了自适应栅极驱动停机时间控制。  这显示在功能方框图的数据表中(第7.2 节)

    在从高压侧关闭到低压侧打开的转换过程中,高压侧门驱动电路监控LL至HDRV电压,并禁止LDRV上拉直至HDRV至LL电压降至1V以下。  一旦检测到高侧门驱动电压(HDRV - LL)低于1V,比较器输出电平必须切换至低侧FET。

    为了最大限度地提高这种死时控制的有效性,必须将HDRV和LDRV栅极驱动信号的外部串联电阻降至最低。  这些电阻使HDRV感应电压下降速度快于 实际MOSFET栅电压。

    但是,您看到HDRV上潜在的死时控制违规下降到LDRV上升的情况并不常见,在这种情况下,低侧FET的打开速度通常比高侧FET的关闭速度慢。 但自适应停用时间控制电路可确保部分高侧FET关闭时间在低侧FET开始开启之前发生。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的Peter James:

    非常感谢对停机时间控制功能的解释!

    还有一件事对我来说还不是很清楚。 在数据表中:

    - DRVHx-low (DRVHx = 1 V)至DRVLx-on = 20ns (典型值)的死机时间

    -死机时间DRVLx-low (DRVLx = 1 V)至DRVHx-on = 40ns (典型值)

    第一个是从高侧关闭到低侧打开转换,对吗? 这里,此死时间比第二个死时间(从低侧关闭到高侧打开)小,而第一个应该比您提到的第二个大。 还是以其他方式理解数据表中的文本?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Oliver,您好!

    Peter将在下星期一检查您的问题。 明天是公众假期。 感谢您的理解。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Oliver

    否,您回答正确。  我把它们弄混了。  我对此表示歉意。  我将更正上述文本。

    两个驱动器都受到电平转换延迟的影响,但是LDRV下降到HDRV上升延迟时间更长。  这是我读这两个值时的错误。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的Peter James:

    感谢您的澄清!