请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：UCC2.7611万 大家好，
我们的客户询问UCC2.7611万DRVT，是否确保gan FET驱动器输出在0V电源电压下保持较低，以及是否 需要为gan FET门提供外部下拉电阻以确保安全？
我检查了数据表，发现 该器件在VDD引脚上具有内部欠压锁定(UVLO)保护功能，无论VDD电压何时低于阈值，电路都将保持所有输出低电压，而不管 输入的状态如何。
但是，客户询问在VDD电压较低时，驱动器下拉闸门的阻抗是多少，数据表不会提供答案。
如果客户突然将150V连接到gan FET漏极，而gan驱动器VDD电压为0V，这对于防止意外接通(通过漏极电容)非常重要。 此外，他们 还对驾驶员进行了一些测量。 如果VDD=0V，则栅源下拉电阻约为100kohm，这是相当大的。 如果VDD尚未达到UVLO级别，但高于1.7V，则电阻降至约2-3欧姆。 客户对该1.7V值感兴趣，该值不在数据表中。
谢谢你。
此致，
马文
