这是第三个原型。 第二个原型中没有出现问题。 即使IFB从85uA增加,切换也不会停止。 据认为,采用Ron低于第二个原型的MOSFET会增加开关噪声。
请检查捕获。 光耦合器输出为黄色。 在光耦合器输出和FB之间插入了一个33kohms电阻器。 因此,IFB增加到至少120uA (4V/33kohm)。 但是,切换并未停止。 我也把电阻降低到了10千欧,但没有改善。
如果控制定律电路的检测正时与H/L FET的切换正时匹配,是否会出现此类问题?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
这是第三个原型。 第二个原型中没有出现问题。 即使IFB从85uA增加,切换也不会停止。 据认为,采用Ron低于第二个原型的MOSFET会增加开关噪声。
请检查捕获。 光耦合器输出为黄色。 在光耦合器输出和FB之间插入了一个33kohms电阻器。 因此,IFB增加到至少120uA (4V/33kohm)。 但是,切换并未停止。 我也把电阻降低到了10千欧,但没有改善。
如果控制定律电路的检测正时与H/L FET的切换正时匹配,是否会出现此类问题?
您好,
请您将您的原理图(包括变压器设计(Lm,转速NP:Ns:Na)分享给我们,以便我们回顾。并告诉我们捕获波形时的测试条件,例如输入电压,输出负载。
当FB电流已达到85uA时,控制器可能仍在切换,当VDD降至11V时,我们称之为“生存模式”, 详细说明请参阅数据表第7.4 节。您可能必须捕获波形中的VDD信号。要确定是否触发了生存模式,如果触发了,数据表还提供了如何防止控制器卡在生存模式中的指南。
谢谢。
Jaden-san
感谢您的回复。
评估条件为Vin = 80VAC (棕色输入),Vout = 5V,空载。
设计规格为Vin = 100VAC-240VAC,65W USB PD。
就像答案一样,它很可能处于生存模式,我已经检查了VDD。 但是,由于VDD为14V (图1),我认为没有生存模式。 此外,VDD电容最靠近UCC2.878万的GND。
此外
①将VDD设置为15V
②将VDD设置为16V
我尝试过,但没有改进。 我认为您不太可能处于11V生存模式。 但是,由于噪音等原因而导致故障的可能性尚未消除。
答:巧合的是,当我将探针应用到VS针脚时,行为发生了变化。 我认为这是由于探头的寄生电容。 当然,我知道VS不需要寄生电容
B:当我使用PPS将输出电压从5V更改为6V时,确认工作正常。
出于A和B的原因,当RVS2由20 % 增加以提高VS的高电压时,它在5V输出时也会得到改善。(图2)
VS影响PWMH和峰值电流的条件在第7.4 8节“启动序列6”中进行了说明。 此电路是否可能对其产生影响?
PPS需要3.3V电压,因此如果VS对其有影响,则需要采取对策。
图1.
图2.
VS是否可以像生存模式一样表现?
感谢你的帮助。
您好,
感谢分享。
线程中插入的波形不清楚,请您捕获更多波形并将其插入PPT文件,然后将其附加到帖子中。
我希望您首先捕获:低侧FET VDS (VSW),变压器初级绕组电流和输出电压。 更好的方法是,您可以长时标度捕获波形,并放大一些细节。
我想知道当你认为输出电压异常时输出电压的行为。 输出电压5V是否超出规定范围或在5V空载时输入功率过高?
Vs引脚是敏感的,如果VS引脚上的寄生电容超过2~3PF,将会带来很多异常行为。因此,在实践中,VS引脚上的分频电阻应尽可能靠近控制器, 不要将接地平面放在VS引脚和分频电阻器下面。
基本上,VS引脚上的电阻值仅影响棕色输入/输出电压,OVP阈值等,但当您捕获VS信号并更改电阻值时,它可能会影响 VS引脚上的寄生电容, 这就是您看到不同行为的原因。 如果VS引脚电阻器离IC很远,我希望您进行一些返修。
共享原理图和变压器规格并不方便。 ?
谢谢。
感谢你的帮助。
我将在下面回答。
>线程中插入的波形不清楚,请您捕获更多波形并将其插入PPT文件,然后将其附加到帖子中。
>我希望您首先捕获:低侧FET VDS (VSW),变压器初级绕组电流和输出电压。 更好的方法是,您可以长时刻度捕获波形,并放大一些细节。
我将其附在帖子上。 很抱歉,我没有得到输出电压和VSW。 但是,我认为输出电压可以从HFET门(VSW+Vgs)的收集器电压和VSW预测。请参阅"启动故障"表.e2e.ti.com/.../Capture.pptx
>5V空载时输出电压5V是否超出规定范围或输入功率过高?
我认为异常的是,即使光耦合器的集电极降至GND电压,开关也会继续。 换言之,即使输出电压过冲,开关也会继续。 正如您在"图1 "表中所看到的,VDD为14V,这将保持高于VDD(OFF)+VDD(PCT)的电压。我想知道 此异常行为是否是由于生存模式造成的。 检测存活模式噪声的波纹比较器是否敏感?
VS针脚的功能没有问题。
变压器规格为"Lm=110uH Np:Ns:Naudx1:Nausx2=22:7:8:4"。 为了支持USB PD,当Vout为高电压时,VDD使用与Vout对应的电压(使用Nax1)充电,当Vout为低电压时,VDD使用与Vin对应的电压(使用Nausx2)充电。
很抱歉,原理图是保密的,不能透露。
谢谢你。
您好,
生存模式只在VDD电压降至11V时才会发生,当VDD电压上升到11V以上时不会卡在其中。所以我不认为VDD是14V时是生存模式。
我仍然怀疑VS引脚迹线上的寄生电容,你会发现,引脚在 迹线下面,它对VS引脚不是那么短路。 如果很难在PCB上重新工作,您可以尝试在VS引脚分频电阻器的上部平行放置一个1~2 pf电容器--- Rvs1, 以查看是否有任何改进。此并行电容可以补偿寄生电容。
通常,查看原理图是我们确定问题的第一步,很遗憾 ,客户无法分享。
谢谢。
感谢您的建议。
根据建议,我将2pF与VS1并行连接,并看到了改进。
我计划通过返工来移动。
让我提出以下问题,开始对PCB进行返工。
1. VS的哪些功能受到影响并导致异常切换? 由于VS延迟,我遇到过PWMH准时调谐器故障,但我不理解为什么即使IFB很大,它仍会继续切换。
2.在以下原型中,除了移动运行外,我还可以分配并行容量。 如果并行容量较大,是否存在任何可能的问题?
谢谢你。
您好,
内部逻辑有点复杂,让我试着解释一下:
SWS引脚上有一个零电压交叉(ZVD)信号,用于检测ZVS阈值
VS引脚上有一个零交叉检测(ZCD)信号,用于检测ZCD阈值。
当ZCD比ZVD更早且ZVD在Tz结束之前发生时,PWMH在下一个周期的时间将减少负磁化电流, 这是正确的自动调谐 方向。由于VS引脚的布局较差,在VS引脚上产生寄生电容,这将延迟ZCD信号,控制器仍不会误解开关特性并导致正确调整。然后导致异常行为。
最好的解决方案是避免VS引脚上有较大的寄生帽。 Rv1上的并行上限不是最终解决方案。Rv1上的上限过大也会带来其他问题。
谢谢。
感谢您的回答。
我了解优化器调整PWMH,以便Tz (min)= t (ZVS)-t (ZCD),是这样吗?
或者优化器是否按照数据表中所述调整它以使Tz (min)= t (ZVS)-t (PWMH-low)? 在后一种情况下,我不明白为什么需要ZCD检测。
此外,我亦不明白为何在IFB不断增加的情况下,转会仍然没有停止。 ZCD检测的延迟是否会导致PWMH的准时性增加?
在下一幅图中,我将对其进行修改,以避免VS的寄生电容。
谢谢,礼貌回复。