This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21750QDWEVM-025:关于测量输出上拉电阻

Guru**** 2813875 points

Other Parts Discussed in Thread: UCC21750-Q1, UCC21750

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1118329/ucc21750qdwevm-025-about-measuring-output-pull-up-resistance

器件型号:UCC21750QDWEVM-025
主题中讨论的其他器件:UCC21750-Q1UCC21750

大家好、我将通过几个测量测试来研究栅极驱动器 IC 的运行。

在 UCC21750-Q1的数据表中、当输出电流为-0.1A 时、输出上拉电阻值表示为2.5ohm (UCC21750-Q1数据表的第9页)

我对此几乎没有什么疑问、

1) 1)输出电流=-0.1A、负意味着从 栅极驱动器 IC 拉电流至电源转换。 ? 栅极焊盘中的负载电流。

2)  2)我在连接 VCC=5V、VDD=15V、COM=VE=0V、IN+=5V、IN-=0V 后将电流负载连接到 OUTH (TP12)、并在加载电流-0.1A 时测量 OUTH 电压、OUTH 为14.5V。

计算从 VDD 到 OUTH 的电阻、输出上拉电阻、我们可以看到(15V-14.5V)/0.1A = 5欧姆、这不同于数据表中的2.5欧姆。

我认为测量了混合上拉系统中 PMOS 的导通电阻、但我不理解该值是不同的。  

根据数据表中的信息进行计算时、PMOS = 2.5 Ω/总电阻(PMOS 并联 NMOS)= 0.6 Ω/NMOS = 0.78 Ω。 对吗?

如果我没有想到任何东西、请告诉我。 谢谢你。

请注意、

Kim Yoonjin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yoonjin、  

    请参阅以下问题的备注:  

    1、是的、负电流意味着电流来自 IC 引脚;流出引脚的电流将有一个负号。  

    数据表规定典型值为2.5欧姆、最大值为4.9欧姆。 根据测试条件和测量工具的精度、我怀疑 您的测量值接近数据表规格的上限、因此接近4.9欧姆。  

    在混合上拉结构中、测得的电阻通常是 NMOS 和 PMOS 的并联电阻。 在高 OUTH (Iout=-0.1A 的测试条件)下、如果 NMOS 被打开的话、它被弱打开。 因此、您在此测试条件下测得的值接近于 PMOS 的导通电阻。 我们实际上很快会收到有关混合上拉结构的常见问题解答、请继续关注!  

    谢谢、  

    Vivian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Vivian。 您的回复对我帮助很大。

    我有疑问。

    1)在哪里可以找到数据表中指定的最大值4.9欧姆、上拉电阻值?

    我知道、仅指定了典型值。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此外、在 UCC21750-Q1数据表的第9页下面、显示2.5 Ω 是"仅内部 PMOS "。

    如果该项的最大值为4.9欧姆、那么 PMOS 的导通电阻可能会从2.5欧姆变为5欧姆?

    这种巨大的差异将对开关速度产生巨大影响、因此我想知道我是否理解它。

    感谢您的盛情款待。

    此致、

    Yoonjin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoonjin、您好!  

    请参阅 UCC21750数据表中的以下内容、其中介绍了最小、典型和最大输出上拉电阻值:  

    该输出上拉电阻在 Iout =-0.1A 时测量、此时栅极几乎充电至 VDD。 开关速度主要取决于峰值电流、其额定电流为10A。 当输出处于峰值电流时、上拉电阻将等于 NMOS 和 PMOS 的并联电阻、该值要小得多。  

    谢谢、  

    Vivian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢你。 Vivian。

    顺便说一下、我认为安装在 EVB 上的栅极驱动器 IC 是 UCC21750-Q1。

    因此、我查看的是 UCC21750-Q 的数据表、仅显示了其中所示的典型值。  

    我能否问 UCC21750和 UCC21750-Q 的值为何不同?  我觉得芯片配置是一样的、但我很好奇。

    我可以参考 UCC21750的数据表继续进行测试吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoonjin、您好!  

    有趣-我没有注意到这两个器件具有不同的数据表值。 我想、这与 AEC-Q100汽车资质认证标准有关;我可以向我的同事询问这一点。 在本例中、我建议使用 UCC21750的输出上拉电阻作为基准、但不要指望它、因为它不在 UCC21750-Q1的数据表中。  

    如果这回答了您的问题、请按绿色按钮让我知道、如果您有其他问题、请随时联系我们!  

    谢谢、  

    Vivian