[参考译文] TPS3850-Q1：/reser、/WDO 在 VDD &lt 上的状态；POR

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1125330/tps3850-q1-reser-wdo-status-at-vdd-por

器件型号：TPS3850-Q1

大家好、

VDD < POR 上的/RESET、/WDO 引脚状态被描述为"未定义"。

这是否意味着它不仅仅是高阻态、还可能下拉？

我想知道当 VDD < POR 时/RESET、/WDO 引脚的行为是怎样的。

此致、

1 年多前

0 admin 1 年多前

TI__Guru**** 675520 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Shinji、

在启动期间(VDD < POR)、/RESET 和/WDO 没有指定的状态。但是、它通常遵循 VDD。我建议您查看数据表第30页的图8-7启动波形。

当 VDD > POR 时、/RESET 将根据检测电压将高电平或低电平置为有效、/WDO 将根据 WDI 输入置为有效。

谢谢、

Patrick

0 admin 1 年多前

TI__Guru**** 675520 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Patrick San、

谢谢你。

我想知道、如果 VDD = 0V、/RESET、/WDO 引脚可能会拉低。

我想知道是否有任何泄漏路径(例如来自/reset、/WDO、WDI 的泄漏)意外地将/reset、/WDO 拉至 GND。

或/RESET、/WDO 始终跟随上拉电压直到 VDD<POR？

此致、

0 admin 1 年多前

TI__Guru**** 675520 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Shinji、

当 VDD < POR 时、/RESET 和/WDO 可能在某个点为低电平。但是，我们不能保证它将遵循的特定行为。当 VDD = 0时、我将查看数据表图8-7上的/RESET。

谢谢、

Patrick

0 admin 1 年多前

TI__Guru**** 675520 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Patrick San、

您是否意味着即使 VDD=0V、您也无法保证器件不会将/RESET 引脚拉至 GND、对吧？

此致、

0 admin 1 年多前

TI__Guru**** 675520 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Shinji-San、

没错。当 VDD < VPOR 时、我们无法保证任何行为/缺少任何行为。请记住、当 VDD < VUVLO 时、/RESET 被拉低。

谢谢、

Patrick

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS3850-Q1：/reser、/WDO 在 VDD &lt 上的状态；POR