This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28070:VSENSE 和 VINAC 上的滤波器设计

Guru**** 2535750 points
Other Parts Discussed in Thread: UCC28070

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1131415/ucc28070-filter-design-on-vsense-and-vinac

器件型号:UCC28070

您好、支持团队、

我的客户要求 VSENSE 和 VINAC 上的 CR 滤波器设计。 您可以支持吗?

数据表 "7.3.6 VSENSE 和 VINAC 电阻配置"显示  

1) 1)如果 fsw = 70kHz、则时间常数= 3/ fpwm = 42.8kHz。 如果顶部电阻值为3Mohm、UCC28070是否可以接受60usec (3Mohm*20pF)?

2) 2)如果他们需要进一步滤除更大的时间常数、那么 UCC28070有什么问题?  VSENSE 上大滤波器上的控制环路不稳定?

3) 3)您能解释一下"波形零振幅降级"是什么意思吗? 您能详细解释一下吗?

谢谢、

Koji Ikeda

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ikeda-San、

    感谢您的查询。

    100us 的时间常数基于底部电阻器值。 因此、您的计算需要相应地进行更改。

    很明显、会影响到100us、但如果电容器增加、则会减慢/延迟 Vsense 导致的瞬态响应。

    3.这必须在实际设计中进行迭代验证。  但我认为它可能会在 Vinac 和输入电流之间产生相移、并可能导致正弦波失真、因为电容器主要用于仅滤除高频噪声。

    如果您需要任何澄清、请告知我们。

    此致、

    Harish

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ikeda-San、

    对于第3点、数据表提到 QVFF 架构要求输入电压在很大程度上为正弦、并且依赖于检测过零来在输入电压下降时向下调整 QVFF。  当 VVINAC 降至0.7V 以下时、检测到零光泽  

    Qvff 电平检测依赖于输入电压波形的过零电平检测。 这会设置输入电压新周期的开始、如果该电压低于先前的峰值电压、则 Qvff 电平会更新为较低的 Kvff 值、以便增加总乘法器增益。 这样、在较低的电压下、它将能够提供额定功率。

    但是、如果 Vinac 具有高滤波、则信号可能不会超过过零检测所必需的0.7V 阈值、并且 Qvff 值将不会正确更新、这可能导致不理想的运行。 因此、当在 Vinac 使用高电容时、波形降压以过零检测为基准。

    如果您需要任何澄清、请告知我们。

    谢谢你

    此致、

    Harish