您好、支持团队、
我的客户要求 VSENSE 和 VINAC 上的 CR 滤波器设计。 您可以支持吗?
数据表 "7.3.6 VSENSE 和 VINAC 电阻配置"显示

1) 1)如果 fsw = 70kHz、则时间常数= 3/ fpwm = 42.8kHz。 如果顶部电阻值为3Mohm、UCC28070是否可以接受60usec (3Mohm*20pF)?
2) 2)如果他们需要进一步滤除更大的时间常数、那么 UCC28070有什么问题? VSENSE 上大滤波器上的控制环路不稳定?
3) 3)您能解释一下"波形零振幅降级"是什么意思吗? 您能详细解释一下吗?
谢谢、
Koji Ikeda