• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 769 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS272C45：Vdd=5V 时无 UVLO

admin
Guru**** 2531950 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1127392/tps272c45-no-uvlo-at-vdd-5v

器件型号：TPS272C45

大家好、团队、

连接：Vs=24V、Vdd=5V 来自外部独立电源；OUT1上的负载大约为10mA

断开24V 电源时、VS 引脚应为0V、对吧？ 但保持在4.2V、UVLO 不会触发。

第8页显示了 Vdd 介于3.0V 和3.6V 之间时 VS 的 UVLOF；Vdd=5V 时这些值是什么？

此行为与 EN 引脚的逻辑状态无关。

根据数据表、Vdd 可以为5V。 当施加 Vdd = 5V 时、如何确保 VS = 0V？

如何确保检测到 UVLOF？

谢谢、最诚挚的问候、Hans

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hans、

    您可以通过为 EN 引脚施加 HI 信号来检查器件是否处于 UVLO 状态、并检查 VOUT 是否与 VS 相同(如果 FET 已导通)。 如果它处于 UVLO 状态、输出应该一直保持在0V。  

    需要检查的一点是：在本例中、当您在 VS 时观察到4.2V 电压时、VS 是否浮动？ 您能否在施加3.3V VDD 时检查 VS 电压是多少？

    此外、最好共享您拥有的原理图。

    谢谢！

    此致、

    您好

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、您好、Yichi、

    未提供原理图。 是的、当看到4.2V 时 VS 悬空。 当 Vdd=3.3V 时、VS 为0V。 但 我希望 Vdd=5V 时也能看到同样的情况！ 您能解释一下这里可能出现的问题吗？

    谢谢、最诚挚的问候、Hans

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hans、

    我在实验室中对 EVM 进行了测试、发现了类似的行为-但 VS 处的电压较低。  

    我想当 VS 浮动时、器件内部的 VDD 和 VS 之间可能存在泄漏路径。  

    这是否是客户关心的问题？ 如果是、您是否可以要求客户在 VS 处有外部下拉电阻？

    此致、

    您好

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Yichi、感谢您的测试和确认。 是的、这是一个令人担忧的问题。 您会建议下拉什么 R？ VS 处的电压是否 降至零、例如100k？ 我们将更新数据表吗？  

    谢谢、最诚挚的问候、Hans

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hans、

    我尚未对该值进行测试、但它将取决于内部漏电路径(其强度)。 我建议先尝试10k 下拉、查看电压电平是否可接受、并相应地调整电阻器。

    我将与团队保持一致、并获得有关此问题的更多见解。 如果确认了这一点、我们将相应地更新数据表。

    此致、

    您好

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、您好、Yichi、  

    10k 下拉电阻器无法解决问题。
    电位计连接到 VS 时的测量结果表明、需要大约50mA 的电流来触发 UVLO。 电阻为30欧姆、耗散的功率为19W！  

    同样值得怀疑的是、是否可以通过 Vdd 引脚承载50mA 的高电流。

    请告诉我如何解决此问题、我认为这种行为需要反映在数据表中。 可以将 Vdd 限制为3.3V。

    谢谢、最诚挚的问候、Hans

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hans、

    让我与团队核实一下、然后就此向您回复。

    谢谢！

    此致、

    您好

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hans、

    目前、我没有一个好的解决方案、但现在使用3.3V VDD。 如果客户仍对此问题有疑问、请随时打开新主题。 谢谢！

    此致、

    您好

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、您好、Yichi、

    这是我同时建议的。 我们什么时候可以看到数据表的更新版本、因为 UVLO 显然不能在 Vdd=5V 时工作？

    谢谢、最诚挚的问候、Hans

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hans、

    感谢向客户提出的建议。 我们将继续调查此问题、并在做出决定时向您提供最新信息。

    谢谢！

    此致、

    您好