• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 157 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS1663：&quot；故障事件&quot；TPS16632 PGOOD 引脚中的条件

admin
Guru**** 2538950 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1044229/tps1663-fault-event-condition-in-pgood-pin-for-tps16632

器件型号：TPS1663

你(们)好   

 我们在设计中使用 TPS16632、客户对 PGOOD 信号有疑问

根据数据表9.3.8 (请参考以下图表)、它指出：

   '当内部 FET 在故障事件期间或#SHDN 被拉至低电平时、PGOOD 变为低电平'

实际上、没有 关于*故障事件的检测条件/标准的详细说明"(如 OVP 或 OCP 保护？ 触发条件为“伏特”或“伏特” 放大器？)

您能帮助提供详细信息吗？

谢谢你

Steven   

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Steven、

    如下图所示、PGOOD 逻辑由 GATE (HS_FET)、UVLOb、SHDNb 的逻辑信号控制。

    • UVLOb、SHDNb 由用户从外部控制
    • 栅极 (HS_FET)的逻辑输出同样取决于 UVLO、OVP、电流限制阈值的外部设置。 当系统达到任何这些故障阈值时、GATE (HS_FET)  变为低电平并将 PGOOD 置为低电平。