This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1137986/lm5110-output-logic
大家好、
LM5110-3M 由 反相 “A”输出和 同相 “B”输出组成。
在 UVLO 模式期间，输出 “A”和 “B”的逻辑是什么， 全部为低电平或在表2之后？
在论坛维护下、如果您可以 通过电子邮件联系我、那将非常有帮助
此致、 Tom Liu
您好、Tom、
希望您可以看到此消息。 对于该器件、UVLO 始终将输出拉低。 对于驱动 PMOS、许多人希望 UVLO 拉高以关闭 PMOS。 如果您希望这样做、LM5111就具有该功能。 不过、它没有分离的接地。
谢谢、
Alex M.
