This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1037852/tps62867-inductor-value
大家好、团队、
TPS62867转换器的所有相关设计都提到了220nH 的典型电感器值、但我们希望将该值增加到1uH、以限制较小负载下的电感器纹波。
数据表提到、任何其他 LC 滤波器配置都需要进行测试或仿真-在 TI 的 PSPICE 中仿真此设计时、我们需要特别注意什么吗？
我想这很重要、因为我们无法调整内部补偿。
谢谢、
Daniels
Daniels、您好！
您是否只愿意减少输出纹波？ 如果是、您还可以通过在启动时将 VSET/模式拉至高电平来使用 FPWM 模式。
正如您可能在数据表中看到的、我不建议使用1uH 电感器。 通过增加电感器值、您将减小电流斜率、这可能会破坏测量电流变化的内部电路、并最终导致无法识别输出/电流变化。
您可以查看 PSPICE for TI、并重点了解软件节点的外观。 不过、我 建议在 TPS62867EVM 上评估您的设计。
如果您有其他问题、请告诉我。
非常感谢！
此致、 Dorian
Dorian、您好！
感谢您的快速响应！
无论如何、我计划使用 FPWM 模式、是的。 预期用途是为 FPGA I/O 组供电、因此最大限度地减小纹波和转换器输出阻抗对于我们来说非常重要。
这里我唯一的困惑是降压转换器的常用经验法则：尝试将电感器纹波保持在30-50%以下。
在本例中、在1.2A 负载下、输出纹波将远远超过80%。 如果我们决定使用小型电感器并具有高纹波、我想我们只需要确保电感器不会饱和或过热、并且输出电容器可以处理纹波。
我们是否应该了解该器件的任何特定信息？
再次感谢、
我建议您查看折页：
https://www.electronicdesign.com/power-management/article/21801119/does-inductor-ripplecurrent-percentage-still-matter-in-lowpower-stepdown-converters
TPS62867经过设计和测试、可在220nH 电感器下实现最佳性能。 借助 TPS62867等高度集成的解决 方案、选择220nH 电感器将确保最佳控制环路稳定性并实现最佳运行。
如果您在这里有更多问题或意见、请告诉我。
