[参考译文] BQ769142：短路和 BMS 损坏

您好、Hamzeh、

Willy (WM5295)本周已不在办公室、我知道他正在帮助您解决另一个主题 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1026628/bq769142-bq769142-short-circuit-test 上的短路测试问题

他将于周一回来、所以我也将这个问题分配给他、因为他在这个器件上进行短路测试的经验最丰富。 我知道一些可能是有用的最佳实践、但我不知道其中是否有任何内容适用于您的硬件：

• 与 CHG 和 DSG 引脚串联的 FET 栅极电阻不应太小。 FET 切换过快将导致较大的瞬变、因此我们在 EVM 上使用更大的电阻器来防止损坏组件和 FET。 希望 FET 上的额定电压足够高-我们在 EVM 上使用额定电压为150V 的 FET。
• 较大的 RC 时间常数有助于降低瞬态振幅-我们在 EVM 的电池输入端使用20欧姆、0.22uF。
• 希望您有足够的并联 FET 来处理应用的峰值电流。 有一个关于将多个 FET 与 BQ76952配合使用的应用手册、对于选择栅极电阻、电荷泵电容器尺寸和其他用于实现最佳 FET 开关的有用电路非常有帮助。

此致、

Matt

您好、Matt、
我已更新此信息以更好地解释我的设置和问题。 我希望威尔利能对此发表评论。 BTW、感谢您提供 sluaa09 (有关多个 FET 的应用手册)。 它有一个有关短路的部分。
系统设置：
 -电池：48V 13s-6p
 - CP1：220nF (我了解到可以增加到高达2uF 以实现更快的开关)、CHG/DSG 电阻器：5.1K (如参考原理图)。
 - FET：每种情况下两个直接并联的 FET (150V、RDS~16m Ω、60A 恒定电流)。 我不能再有更多了。 我了解到我应该为它们放置一个小型的独立栅极电阻器。 我看到15A 放电电流、加热温度为50-60度。
 - FET 保护：源极-栅极齐纳二极管，负载欠压.... (与参考相同)。
 - SCD 设置：80A，延迟15us
 -数字接地位于电流感测的负载侧(我在这里被告知最好将其移至 BAT-侧...)。 因此、即使负载处于开路状态、我始终会看到大约10mA 至20mA 的放电。
问题：
在负载侧发生快速短路接触并产生大火花、导致手指烧坏后、BMS 板会受损。 我重复该测试两次。 FET 损坏。 它们短路、在负载侧可以看到电荷泵电压的情况下。 更换 FET 和电荷电流放大电容器以及其他一些东西可以解决该问题。 在 sluaa09中、据说源极-栅极齐纳二极管在短路情况下保护 FET、那么我想我的问题是 CHG FET 不能快速导通以响应短路、体二极管被烧断。
如果问题是这样、我可以像 sluaa09那样提高 FET 导通速度、但仍然无法保证。 也许在 FET 选项中采用"SLEEPCHG"也有助于降低更多功耗的成本。 什么是明确的解决方案？ 是针对这种情况进行的每次放电？
-当我打开"SLEEPCHG"时、我看到 CHG 在睡眠模式下也处于开启状态、那么诸如短路之类的突发浪涌不会烧毁 CHG 二极管。 这会有所帮助

但是、当我激活预放电时、在 Relax (SLEEP)模式下、DSG 始终处于开启状态(因为已经满足预放电-停止-增量要求)。 开路负载的电压几乎与 Bat 相同)。 如果 PDSG 始终以放松模式打开、则会控制突然的皮疹。

谢谢

您好、Hamzeth、

我不确定我是否理解目前的情况。  使用空载电池组和高阻抗测量工具、当充电 FET 关断时、通常会测量接近 PACK+端子上的电荷泵电压。  电荷泵电压施加到 DSG 上、RGS 电阻器(通常为10M)上拉 PACK+端子并关闭放电 FET、直到 PACK+上的一些负载下拉放电 FET 的源极以将其导通。 测量 PACK+/-的10M 阻抗仪表足以导通 FET。  不过、您似乎已经遭受了真正的损害、并通过 FET 替代解决了这一问题。   放电 FET 上短接的端子在充电 FET 关闭时(器件处于睡眠状态)会通过 DSG 引脚和短接 FET 将 PACK+上的电荷泵电压置于睡眠状态。  具有栅极至漏极短路、源极开路的电荷 FET 也会实现这一点、我不知道这种类型的故障有多常见。

在 SCD 期间、电荷 FET 栅极-源极上的齐纳二极管(下面的电路中来自 SLUAA09的 D2)对于防止充电 FET 损坏非常重要。  BAT 由滤波电容器保持、其放电由 D1阻止。  如果 BAT 为48V 且 Q2栅极为48V (CHG 和 FET 关断)或 Q2栅极为59V (CHG 和 FET 导通)且电池组短路、PACK+和 FET 源极和漏极将接近0V、FET VGS 将约为40V、 超过功率 FET 的典型绝对最大值20V、可能会损坏功率 FET。  有一些 FET 具有较高的 VGS 限制、但它们并不常见。  检查您的器件规格、但通常需要齐纳二极管。  放电 FET Q5也同样需要 D5。

对于串联 FET、充电 FET 通常与放电 FET 相同 、因为它必须处理电池组电流。  查看功率 FET 的安全工作区曲线、具有大约1V Vds (约为体二极管电压的幅度)的 FET 的耗散通常是 FET 可能一直到直流的最大电流能力、 因此、短暂 SCD 事件进入 FET 的功率预计不会损坏。  请咨询 FET 供应商、了解 适用于该器件和这种情况的规格的任何特定解释。  如果由于充电电流较低而使充电 FET 变小、则这些 FET 更适合用于单独的充电路径。  如果使用单独的充电路径、请确保这些路径针对您的情况所需的事件进行了保护。  有时、放电路径需要电荷保护、而分离路径可能不合适。

如果体二极管压降对充电 FET 造成损坏、则在睡眠期间保持充电 FET 导通可能是您注意到的适当设置。

预放电仅在 DSG 导通时运行一段时间或电压、因此它不会始终开启。  当需要导通 DSG 时、预放电路径将首先导通、当达到 LD 的时间或电压时、DSG 将导通。   因此、如果电池接通并插入大电容、则可能会由于电容浪涌而出现短路。  当 BQ769142恢复时、它将使用预放电电路和序列、该序列应避免浪涌、但应在初始事件之后。  如果您的电路检测到与系统的连接、则打开电池输出、预放电将激活以避免浪涌。   

谢谢 Willy、

第一点是、在开路负载(BMS 处于睡眠状态)下、我几乎始终会看到 CHG=OFF、DSG=ON。 然后、我在 负载侧看到 BAT+减去~1V 压降(CHG 体二极管、DSH 电阻)。  正如我从您的评论中所理解的那样、这是不正常的。如果我可以看到 DSH=OFF 在睡眠模式下、我的问题就会得到解决、因为短路不会导致突然损坏(即使每次放电也能防止损坏)。 当我有开路负载时、我从未在 CC2上看到电流=0mA、但 我看到大约-10-20mA 的电流。 我将数字接地连接到负载侧(非 BAT-)、然后将 BMS 和 MCU 电流计入电流消耗。 这是我在放松模式下始终看到 DSG=ON 的原因吗？

尊敬的 Willy：
感谢您的回答、很抱歉问题太长。 让我们总结一下：

-对于我的应用、默认睡眠模式设置：chg=off、DSG=on 可能很危险、因为强浪涌、短路等会损坏 CHG 体二极管。 然后、为了提高安全性、我还使用 SLEEPCHG 在睡眠模式下使 CHG 保持开启状态。 这还不错。

-即使为了获得更好的解决方案、如果我想使用预放电实现更平稳的负载转换、我也需要决定在连接负载后打开 DSG (和 PDSG)、而不是更早的时候、否则看不到预放电效应。 我想知道我是否可以使用 MCU 来处理它。 我可以保持所有 FET 关断、然后在检测到负载后将其释放、但当所有 FET 关断时没有电流时如何检测到负载。 我可以通过某种方式使预放电 FET 保持开启状态(通过在环路中持续执行 all_FET_OFF 和 all_FET_ON)、但即使如此、仍然很难检测到负载、因为预放电模式的电流已经很低且难以区分(我真的想知道预放电在实际中的有效位置)。

那么、似乎存在一种折衷。 我无法一起处理所有内容。