[参考译文] BQ40Z60：悬空或接地引脚

Olivier、您好！

我想说的最佳做法是按预期使用引脚、并关闭固件中的某些功能。 请参阅数据表中的图8、了解如何实现这一目标。 这可以为您的系统提供额外的灵活性来满足您的需求、并提供 ESD 和短路保护、但这样做会增加设计工作量。 如果您不想这样做、请尝试将未使用的引脚设置为输出低电平、并通过电阻器将引脚接地、以便这些引脚不会拾取额外的噪声。 如果引脚仅为输入引脚、则通过电阻器下拉引脚。 如果您没有布板空间、则可以放弃使用电阻器、但需要格外小心、不要通过将引脚设置为输出高电平而意外导致短路。

我刚刚快速浏览了您的原理图、但我看到了一些可能导致错误的东西：首先、充电和放电 FET 放置在同一方向。 FET 中的内部二极管需要朝向相反方向(再次请参阅图8以了解特定方向)、以便在不打开任一 FET 的情况下电荷不能连续流动。  

使用1.2V 时我也有点困惑、因为对于4S 配置来说、这似乎很低。 您是否介意分享您使用的单元格？ 如果您实际上具有小于或大约3.3V 的叠加电压、则可能需要对 IC1电路进行仔细检查。 根据我所能知、它是一个 LDO、因此输入电压必须大于输出电压。 因此、在当前设计中、该电路不会按预期工作。

您好、Albert、

非常感谢您的快速而详细的回复。

最终 PCB 上的空间非常有限、因此我们完全移除了实际的子系统、而不是仅禁用它们。 但是、我认为我们可以管理一些额外的电阻器、以将未使用的引脚接地。 我同意防止意外地将其中一个引脚设置为高电平的保护措施是有用的。  

很好地了解充电和放电 FET、没错、我会纠正这个问题。

关于1.2V、这是令人困惑的、我应该已经提到过它、但它仅用作我们所遇到的标签问题的快速解决方法。 实际电压将确实大于3.3V (标称值为15V)。  

再次感谢您的建议！

祝你一切顺利、

Olivier