大家好、
我是否可以知道 TPS563210A 的高侧 FET VDS 额定值是多少? (VIN-VSW)
我的客户正在测试高侧和低侧 FET 的 VDS、我们的 VSW 额定值为19V max (DC)和21V max (10ns 瞬态)、但我找不到高侧 FET VDS 规格。
谢谢你。
此致、
艾伦
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我是否可以知道 TPS563210A 的高侧 FET VDS 额定值是多少? (VIN-VSW)
我的客户正在测试高侧和低侧 FET 的 VDS、我们的 VSW 额定值为19V max (DC)和21V max (10ns 瞬态)、但我找不到高侧 FET VDS 规格。
谢谢你。
此致、
艾伦
您好!
我想您可以直接使用 输入引脚的绝对最大额定值规格、这意味着 Vin Max=VDS 高侧 max=VDS 低侧 max=19V。 这是将施加到高侧 FET 上的最大应力(从实际情况来看, 在低侧 FET 导通和高侧 FET 关断之间,应力将是 Vin+Vdiode 低侧, 稍高 一点), 它将在低侧 FET 的导通期间发生。
我不确定 您想要测试什么。
谢谢!
user4979989 Allen、
由于 VIN 至 SW 的额定值未单独列出、因此可以安全地假设 irAbsmax 额定值将类似、19V DC 21V、瞬态时间小于10ns。
请记住、绝对最大额定值与 VDS 击穿额定值不同。 Absmax 额定值将始终低于击穿电压、但裕度大小可能因设计和正常处理变化而异。 实际击穿电压 将全部高于19V 额定值、典型击穿电压将高几伏。
100μA 精确 VDS 击穿的注意事项-保持用于测试击穿的拉电流较小、在测试时建议小于1 μ F、同时尽可能少的外部电容。 VIN 网络连接的其他电路可能在 VIN 缓慢上升至21V 时在一次侧功率 FET 之前发生雪崩、而 FET 在超过其击穿电压后会经历"卡回"。 在对齐期间、MOSFET 的雪崩电压会降低、这会使外部电容放电、而大型外部电容器可能会向 FET 器件提供过多能量、从而对其造成损坏。
在 ESD 事件等快速上升的 VIN (<10ns)期间、初级 MOSFET 或 ESD 保护器件将首先触发、并将 VIN 电压保持在其他较低电流路径的阈值以下、直到 ESD 能量耗散为止、 但是、在缓慢上升的直流阈值测试期间、过程变化会导致首先触发其他路径。