请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CSD19531Q5A
问题：
CSD19531Q5A 漏极和源极引脚显示短路。 当我们断开焊料并焊回时、没有问题。 这种情况发生了5次中的3次。 焊接是用手完成的。
1.请告诉我们什么可能导致漏极和源极短路？
2. ESD 或电荷累积是否与之相关？ 还是纯粹的焊接问题？
谢谢、此致、
Macjan。
问题：
CSD19531Q5A 漏极和源极引脚显示短路。 当我们断开焊料并焊回时、没有问题。 这种情况发生了5次中的3次。 焊接是用手完成的。
1.请告诉我们什么可能导致漏极和源极短路？
2. ESD 或电荷累积是否与之相关？ 还是纯粹的焊接问题？
谢谢、此致、
Macjan。
您好、Macjan、
再次感谢您关注 TI FET。 即使在断电的情况下、您仍可以在探测器件时使用万用表为打开的栅极充电。 但是、我同意您可能在包装下方有一个外部短接、在这种情况下、显微镜无法看到它。 如果您有 X 射线检查设备、您应该能够验证短路情况。 请确保您遵循数据表中推荐的 PCB 封装。 下面是有关 QFN 和 PCB 连接的应用手册的链接、其中包括返工说明。
Macjan、您好！
再次感谢您关注 TI FET。 根据您的描述：VDS = VIN - VLOAD、ID = ILOAD 且 PD = VDS x ID。 高达60V 时、FET 上的压降不大、功率损耗也不大。 但是、随着输入电压的增加、FET 上会出现额外的 VDS 压降、功率损耗也会上升。 在65V 输入电压下、FET 中的功率损耗：PD = 5V x 5A = 25W、这超出了该封装能够耗散的功率。 FET 很可能会升温并进入热失控状态、这会导致 FET 发生故障。 将输入电压增加到95V 会显著增加 FET 中的功率耗散：PD = 35V x 5A = 175W。 5x6mm SON 封装能够在多层 PCB 上以良好的布局耗散大约3W 的最大功率。
您可以共享原理图吗？ 也许我对您的应用的理解是不正确的。 下面是有关 TI FET 功率耗散的一些有用技术信息的链接。
主席先生，
下面是连接的原理图。
A 点、B 点的负载组如下所示
当我们在50V 的较低电压下测试负载组时、MOSFET 上没有热量、负载电流约为4.16A。 我们甚至多次尝试打开/关闭、以查看反电动势是否是一个问题。 但在50V 时没有发生任何情况。
栅极电压>10V 时的功耗取决于~~ 5m Ω 的 RDS。 然后 、4.16 x 4.16 x 0.005 = 86mW、这是正确的。
根据数据表、该 MOSFET 能够在高达100V 的电压下运行。 我们逐渐将电压升高到60V、以检查5A 负载电流、这种情况下工作正常。 但是、如果我们在60V 条件下以相同的负载额定值启动同一系统、则 MOSFET 的运行方式很短、因为即使在断电后、即使在移除 MOSFET 后、它也很短。
计算时、5 x 5 x 0.005 = 125mW 必须在 MOSFET 上下降、并且应该是稳定的。 但出于某种原因、漏极和源极短路。
有关 YouTube 的一些视频介绍了一种现象、即连接到电感负载时、由于负载上的高反电动势电压缓慢放电、MOSFET PN 上的内部二极管发生雪崩击穿。 我希望这不是这里发生的情况。
谢谢、此致、
Macjan。