[参考译文] UCC28780：最佳漏电感、可实现高效率

您好、Ta-San、  

根据 ACF 的承诺、我们很想让漏电感比磁化电感变得非常高、但漏电感高仍有一些缺点。 它表示未耦合到输出的能量、必须由有源钳位捕获并回收这些能量。    
这种能量仍然会导致绕组直流和交流电阻以及钳位开关导通电阻中的二阶损耗。  在23 μ H 中、2.5 μ H 超过10%、这在我看来是很差的耦合。  

在典型的反激式设计中、工程师通常会付出极大的努力来最大限度地降低漏电感。  使用 ACF 可以更轻松地进行绕组设计、但最大限度地减小实际泄漏量仍然有利于降低损耗。  不过、我认为仅泄漏损耗并不能解决您所经历的较低效率问题。  在大多数情况下、变压器的总体损耗都高于预期、尤其是磁芯损耗。  正确选择 Litz 导线(如果绕线缠绕)可最大程度地降低 RAC 损耗。  由于 PCB 限制、平面绕组损耗更难最大限度地降低。  检查磁芯和绕组温度上升情况、以确定其中一个或两个是否存在过度损耗。  

此致、
Ulrich   

您好、Ta-San、  

我之前的经验法则是、磁化电感的预期值不到5%。  3%非常好、而1-2%非常好。  
但比我聪明的工程师警告说、漏电感不应被视为百分比、因为它在很大程度上是几何问题。
学术论文研究了如何根据磁芯形状和绕组结构来计算它、而不考虑磁化电感值。  

然而、经验表明、当 Lm > 100uH 时、它仍然会导致大约3-5%的 Lm。  

我对 Lm 在25uH 左右的情况没有太多经验、因此我不确定百分比趋势是否仍然保持在如此低的电感下。   
在我的想象中、如果变压器尺寸也随着25uH 而缩小、Llk 似乎也应该跟随、但我认为几何比例落后于 Lm。
换言之、即使 您可以将磁芯间隙以实现25uH、绕线槽和磁芯也不会按比例缩小1/4。  因此、仅仅因为物理绕组结构阻止泄漏降低、将泄漏降低到5%更是一项挑战。   

我想我会尽量减少它并查看结果。  如果它实际上小于3%、那么关系仍然保持、也许您可以稍微放松绕组结构。
如果无法使其小于5%、则我们必须使用它并接受二阶谐振损耗导致的效率降低。  但是、我仍然认为仅仅是由于泄漏电流较高而导致的损耗不应再相当于输出功率的2%。  我认为、通过迭代绕组结构并尝试使用不同的磁芯材料来针对您运行时的磁通密度和频率找到损耗最低的铁氧体、可以提高效率。   

另一方面、我不想假设只有通过更改变压器设计才能进一步提高效率。 可重新评估的其他因素有很多：EMI 滤波器损耗、输入整流器、大容量电容 ESR、开关晶体管、谐振电流形状(使 rms 值尽可能低)、SR-MOSFET 损耗、输出滤波器损耗和 ESR、互连和布线损耗等  大家都可以再看一遍。  

此致、

Ulrich