[参考译文] TLV840：电压规格

admin

Other Parts Discussed in Thread: TLV840

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV840

您好！

我对 TLV840的 V_OL 规格有疑问。

通常、复位 IC 必须在所有 VDD 范围内保持低电平信号小于 V_IT+/-。
例如、当使用 Vth=2.8V 时、它必须将低电平输出保持在大约0V 至2.8V 之间(我知道它实际上具有 V_POR)。

因此、从该规格表中、为了使 VOL 在所有0 ~ 2.8V 范围内保持在300mV 以下、我认为从该表中可以看到 I_OUT (SINK)必须小于15us。
因此我不认为 VDD=1.5V 情况和 VDD=3.3V Canse 没有太多意义。

例如、对于 Vth=3.4V 的器件、使用10K Ω 的上拉电阻、灌电流为

当 VDD =3.3V 时、3.3V/10KOhm = 330uA < 2mA。没关系。

当 VDD = 3.29V、3.29V/10K Ω= 329uA < 500uA 时、没关系。

当 VDD = 1.49V、1.49V/10Kohm = 149uA > 15uA 时、不正常。此规格表中的复位输出可能超过300mV。

从这个想法来看、如果用户希望在0V 至 Vth 范围内保持在300mV 以下、他们必须在0.7V 至1.499V 范围内的15uA 条件下使用。
我的理解是否正确？

我觉得这个规格有点奇怪。

此致、
OBA

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Oba-San、

我认为您对灌电流的理解可能不正确。 VOL 规格的定义是、当 VDD = 0.7V、0.8V < VIT-< 1.5V、并且在15uA 的灌电流流入引脚时、在这些条件下、电压不应高于300mV。在这些条件下、下面是计算满足整个 VDD 范围的应用所需的电阻器。请记住、最低 VDD 是最坏情况：

(VDD - VOL)/灌电流=(0.7V - 0.3V)/15uA = 26.67k Ω。

因此、如果客户希望确保在整个 VDD 范围内满足 VOL 规格、最佳选择是使用大于26.67k 欧姆的电阻器。

我希望这澄清了您对 VOL 的理解、如果您还有其他问题、请随时听到提示音。

本

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Ben、

非常感谢您的回复。

抱歉，我漏掉了300mV。
无论如何、下图是我从规格表中的想法。
我绘制了“VDD”与“300mV VOL 时的灌电流”。

我认为 TLV840实际上具有图中红线等特征。
但我们仅指定3个 VDD 点、0.7V、1.5V 和3.3V。
数据表中也没有与红线类似的典型特征图。

因此、为了安全起见、用户只能认为 TI 保证与图中的蓝线一样。
这是我的问题的背景。

此致、
OBA

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Oba-San、

我想您有正确的想法。数据表中的电流规格只是一个测试条件、如 Shridhar 在其电子邮件中所述。如果客户使用足够大的电阻器来降低上拉电阻器上的大部分电压、则 VOL 将能够满足其规格。

需要注意的一点是、施加到不同 VOL 条件的测试电流随着 VDD 的增加而增加、因为 VDD 电压越高、器件内部导通的越强(VGS-VT)。这使得内部 FET (即开漏器件)能够更硬地导通(开漏器件的较低 Rdson 电阻)、并且允许更多电流通过器件、并且仍然符合0.3V 最大规格。

希望我的解释能解答您的问题。

本

电源管理（参考译文帖）(Read Only)