[参考译文] UCC24636：SR 时序延迟

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/972275/ucc24636-sr-timing-delay

器件型号：UCC24636

我们的客户发现折返 SR 时序延迟波形。 (延迟时间：大约550ns)

输入：DC240V 至 DC340V

输出：13.5V/4A

此外、他们没有发现低输入电压和轻负载条件。

CH1：初级 FET_VDS

通道2：次级 FET_VGS

CH3：次级 FET_VDS

CH4：Vout (交流模式)

fsw：116kHz

初级 FET 导通时间：1.35us

请告诉我们找到这些波形的原因。

他们认为这些波形会影响效率。

如果您需要任何其他信息、请告知我们。

此致、

3 年多前

0 admin 3 年多前

TI__Guru**** 1472385 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Kura、

SR MOSFET 导通是在 SR MOSFET 体二极管开始导通且 VPC 引脚电压降至接近零时确定的。从波形中我们可以看到 SR 体二极管已经导通，另一个导通标准是 VPC 引脚电压下降到接近零。 VPC 引脚上有一个 RC 时间常数、可延迟 VPC 引脚的次级电压检测。 R 是 VPC 引脚分压电阻器、C 是 VPC 引脚寄生电容。如果分压电阻器和 VPC 引脚布线下方有接地平面、则导通延迟会更差。

解决方案是尝试降低寄生电容(如果具有接地平面、并将 Rvpc2/Rvpc1放置在与控制器接近的位置以缩短 VPC 布线迹线)并降低 Rvpc2电阻、然后重新计算 Rvpc1。

谢谢。

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] UCC24636：SR 时序延迟